LCMXO2-256HC-4TG100C ต้นฉบับและใหม่ด้วยราคาที่แข่งขันได้ในสต็อกผู้ผลิต IC
คุณสมบัติของผลิตภัณฑ์
| รหัส Pbfree | ใช่ |
| รหัส Rohs | ใช่ |
| รหัสวงจรชีวิตของชิ้นส่วน | คล่องแคล่ว |
| ผู้ผลิตไอเอชเอส | บริษัท แลททิซ เซมิคอนดักเตอร์ |
| รหัสแพ็คเกจชิ้นส่วน | คิวเอฟพี |
| คำอธิบายแพ็คเกจ | LFQFP, |
| จำนวนพิน | 100 |
| เข้าถึงรหัสการปฏิบัติตามข้อกำหนด | เป็นไปตามข้อกำหนด |
| รหัส ECCN | EAR99 |
| รหัส HTS | 8542.39.00.01 |
| ผู้ผลิตซาแมคซิส | แลตทิซเซมิคอนดักเตอร์ |
| คุณสมบัติเพิ่มเติม | ยังทำงานที่แหล่งจ่ายปกติ 3.3 V |
| รหัส JESD-30 | S-PQFP-G100 |
| รหัส JESD-609 | e3 |
| ความยาว | 14 มม |
| ระดับความไวต่อความชื้น | 3 |
| จำนวนอินพุตเฉพาะ | |
| จำนวนบรรทัด I/O | |
| จำนวนอินพุต | 55 |
| จำนวนเอาท์พุต | 55 |
| จำนวนเทอร์มินัล | 100 |
| อุณหภูมิในการทำงาน-สูงสุด | 85 องศาเซลเซียส |
| อุณหภูมิในการทำงาน-นาที | |
| องค์กร | 0 อินพุตเฉพาะ, 0 I/O |
| ฟังก์ชั่นเอาท์พุต | ผสม |
| วัสดุของตัวเครื่อง | พลาสติก/อีพอกซี |
| รหัสแพ็คเกจ | LFQFP |
| รหัสเทียบเท่าแพ็คเกจ | TQFP100,.63SQ |
| รูปร่างบรรจุภัณฑ์ | สี่เหลี่ยม |
| สไตล์แพ็คเกจ | ทรงแบน โปรไฟล์ต่ำ ระยะปรับสูง |
| วิธีการบรรจุ | ถาด |
| อุณหภูมิการไหลกลับสูงสุด (เซล) | 260 |
| พาวเวอร์ซัพพลาย | 2.5/3.3 โวลต์ |
| ประเภทลอจิกที่ตั้งโปรแกรมได้ | แฟลช พีแอลดี |
| ความล่าช้าในการขยายพันธุ์ | 7.36 น |
| สถานะคุณสมบัติ | ไม่ผ่านการรับรอง |
| ความสูงเมื่อนั่ง-สูงสุด | 1.6 มม |
| แรงดันไฟจ่าย-สูงสุด | 3.462 โวลต์ |
| การจ่ายแรงดัน-นาที | 2.375 โวลต์ |
| แรงดันไฟฟ้า-Nom | 2.5 โวลต์ |
| ติดพื้นผิว | ใช่ |
| เกรดอุณหภูมิ | อื่น |
| เทอร์มินัลเสร็จสิ้น | ดีบุกด้าน (Sn) |
| แบบฟอร์มเทอร์มินัล | ปีกนางนวล |
| สนามเทอร์มินัล | 0.5 มม |
| ตำแหน่งเทอร์มินัล | รูปสี่เหลี่ยม |
| Time@Peak Reflow Temperature-สูงสุด (s) | 30 |
| ความกว้าง | 14 มม |
การแนะนำสินค้า
อุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ที่ซับซ้อน (CPLD) เป็นวงจรรวมเฉพาะแอปพลิเคชัน (ASIC) ในวงจรรวม LSI (Large Scale Integrated Circuit)เหมาะสำหรับการออกแบบระบบดิจิทัลที่มีการควบคุมอย่างเข้มข้น และการควบคุมการหน่วงเวลาทำได้สะดวกCPLD เป็นหนึ่งในอุปกรณ์ที่เติบโตเร็วที่สุดในวงจรรวม
ส่วนประกอบของ CPLD
CPLD เป็นอุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ที่ซับซ้อนซึ่งมีขนาดใหญ่และโครงสร้างที่ซับซ้อนซึ่งอยู่ในช่วงของขนาดใหญ่วงจรรวม.
CPLD มีห้าส่วนหลัก: บล็อกอาเรย์แบบลอจิคัล, ยูนิตมาโคร, ชื่อผลิตภัณฑ์เพิ่มเติม, อาเรย์แบบใช้สายที่ตั้งโปรแกรมได้ และบล็อกควบคุม I/O
1. บล็อกอาร์เรย์แบบลอจิคัล (LAB)
บล็อกอาเรย์แบบลอจิคัลประกอบด้วยอาร์เรย์ของเซลล์มาโคร 16 เซลล์ และ LABS หลายตัวเชื่อมต่อเข้าด้วยกันด้วยอาเรย์แบบตั้งโปรแกรมได้ (PIA) และโกลบอลบัส
2. หน่วยมาโคร
หน่วยมาโครในซีรีส์ MAX7000 ประกอบด้วยบล็อกการทำงานสามบล็อก: อาร์เรย์แบบลอจิคัล เมทริกซ์การเลือกผลิตภัณฑ์ และรีจิสเตอร์ที่ตั้งโปรแกรมได้
3. ขยายระยะเวลาผลิตภัณฑ์
คำผลิตภัณฑ์หนึ่งคำของแต่ละเซลล์แมโครสามารถส่งกลับไปยังอาร์เรย์แบบลอจิคัลแบบย้อนกลับได้
4. PIA แบบมีสายที่ตั้งโปรแกรมได้
แต่ละ LAB สามารถเชื่อมต่อเพื่อสร้างตรรกะที่จำเป็นผ่านอาเรย์แบบมีสายที่ตั้งโปรแกรมได้โกลบอลบัสนี้เป็นช่องสัญญาณที่ตั้งโปรแกรมได้ซึ่งสามารถเชื่อมต่อแหล่งสัญญาณใดๆ ในอุปกรณ์ไปยังปลายทางได้
5. บล็อกควบคุม I/O
บล็อกควบคุม I/O ช่วยให้แต่ละพิน I/O สามารถกำหนดค่าแยกกันสำหรับอินพุต/เอาต์พุตและการทำงานแบบสองทิศทาง
การเปรียบเทียบ CPLD และ FPGA
แม้ว่าทั้งสองอย่างเอฟพีจีเอและซีพีแอลดีเป็นอุปกรณ์ ASIC ที่ตั้งโปรแกรมได้และมีคุณสมบัติทั่วไปหลายประการเนื่องจากความแตกต่างในโครงสร้างของ CPLD และ FPGA จึงมีคุณสมบัติของตัวเอง:
1.CPLD เหมาะสมกว่าสำหรับการทำอัลกอริธึมและลอจิกแบบผสมผสานที่หลากหลาย และ FP GA เหมาะกว่าสำหรับการทำลอจิกตามลำดับให้เสร็จสิ้นกล่าวอีกนัยหนึ่ง FPGA เหมาะสำหรับโครงสร้างฟลิปฟล็อปที่หลากหลายมากกว่า ในขณะที่ CPLD เหมาะสำหรับฟลิปฟล็อปที่มีจำกัดและโครงสร้างที่มีเงื่อนไขมากมายของผลิตภัณฑ์
2. โครงสร้างการกำหนดเส้นทางแบบต่อเนื่องของ CPLD กำหนดว่าการหน่วงเวลามีความสม่ำเสมอและคาดเดาได้ ในขณะที่โครงสร้างการกำหนดเส้นทางแบบแบ่งส่วนของ FPGA จะกำหนดความล่าช้าที่ไม่สามารถคาดเดาได้
3.FPGA มีความยืดหยุ่นมากกว่า CPLD ในการเขียนโปรแกรมCPLD ถูกตั้งโปรแกรมโดยการแก้ไขฟังก์ชันลอจิกด้วยวงจรการเชื่อมต่อภายในแบบตายตัว ในขณะที่ FPGA ถูกตั้งโปรแกรมโดยการเปลี่ยนการเดินสายของการเชื่อมต่อภายในสามารถตั้งโปรแกรม FP GA ไว้ใต้ลอจิกเกตได้ ในขณะที่ CPLD สามารถตั้งโปรแกรมไว้ใต้บล็อกลอจิกได้
4. การรวม FPGA นั้นสูงกว่า CPLD และมีโครงสร้างการเดินสายและการใช้ตรรกะที่ซับซ้อนมากขึ้น
5.CPLD สะดวกในการใช้งานมากกว่า FPGAการเขียนโปรแกรม CPLD โดยใช้เทคโนโลยี E2PROM หรือ FASTFLASH ไม่มีชิปหน่วยความจำภายนอก ใช้งานง่ายอย่างไรก็ตาม ข้อมูลการเขียนโปรแกรมของ FPGA จำเป็นต้องจัดเก็บไว้ในหน่วยความจำภายนอก และวิธีการใช้งานก็ซับซ้อน
6. CPLDS เร็วกว่า FPgas และมีความสามารถในการคาดเดาเวลาได้มากกว่าเนื่องจาก FPGas เป็นการเขียนโปรแกรมระดับเกทและมีการเชื่อมต่อระหว่างกันแบบกระจายระหว่าง CLBS ในขณะที่ CPLDS เป็นการเขียนโปรแกรมระดับบล็อกลอจิก และการเชื่อมต่อระหว่างบล็อกลอจิกจะถูกรวมเข้าด้วยกัน
7. ในทางการเขียนโปรแกรม CPLD ขึ้นอยู่กับการเขียนโปรแกรมหน่วยความจำ E2PROM หรือ FLASH เป็นหลัก เวลาในการโปรแกรมสูงถึง 10,000 ครั้ง ข้อดีคือ ระบบปิดข้อมูลการเขียนโปรแกรมไม่สูญหายCPLD สามารถแบ่งออกเป็นสองประเภท: การเขียนโปรแกรมบนโปรแกรมเมอร์และการเขียนโปรแกรมบนระบบFPGA ส่วนใหญ่อิงตามการเขียนโปรแกรม SRAM ข้อมูลการเขียนโปรแกรมจะสูญหายเมื่อระบบปิด และข้อมูลการเขียนโปรแกรมจะต้องเขียนกลับไปยัง SRAM จากภายนอกอุปกรณ์ทุกครั้งที่เปิดเครื่องข้อได้เปรียบของมันคือสามารถตั้งโปรแกรมได้ตลอดเวลาและสามารถตั้งโปรแกรมได้อย่างรวดเร็วในการทำงาน เพื่อให้ได้การกำหนดค่าแบบไดนามิกในระดับบอร์ดและระดับระบบ
8.การรักษาความลับของ CPLD เป็นสิ่งที่ดี การรักษาความลับของ FPGA ไม่ดี
9.โดยทั่วไป การใช้พลังงานของ CPLD จะมีขนาดใหญ่กว่าของ FPGA และยิ่งระดับการรวมสูงเท่าไรก็ยิ่งชัดเจนมากขึ้นเท่านั้น
