Xilinx/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/วงจรรวม

ข้อมูลจำเพาะ

ภาพรวม XC7K480T-2FFG1156I FPGA
คำอธิบายทั่วไป
FPGA ซีรีส์ Xilinx® 7 ประกอบด้วยตระกูล FPGA สี่ตระกูลที่ตอบสนองความต้องการของระบบได้ครบถ้วน ตั้งแต่ต้นทุนต่ำ ฟอร์มแฟคเตอร์ขนาดเล็ก แอปพลิเคชันปริมาณมากที่คำนึงถึงต้นทุน ไปจนถึงแบนด์วิดท์การเชื่อมต่อระดับไฮเอนด์พิเศษ ความจุลอจิก และความสามารถในการประมวลผลสัญญาณ สำหรับการใช้งานที่ต้องการประสิทธิภาพสูงที่สุดFPGA ซีรีส์ 7 ประกอบด้วย:
• ตระกูล Spartan®-7: ปรับให้เหมาะสมเพื่อต้นทุนต่ำ พลังงานต่ำที่สุด และประสิทธิภาพ I/O สูงมีจำหน่ายในบรรจุภัณฑ์ฟอร์มแฟกเตอร์ขนาดเล็กมากราคาประหยัดสำหรับพื้นที่ PCB ที่เล็กที่สุด
• ตระกูล Artix®-7: ปรับให้เหมาะสมสำหรับการใช้งานที่ใช้พลังงานต่ำที่ต้องการตัวรับส่งสัญญาณแบบอนุกรมและปริมาณงาน DSP และลอจิกที่สูงเสนอต้นทุนรวมของรายการวัสดุที่ต่ำที่สุดสำหรับแอปพลิเคชันที่มีปริมาณงานสูงและคำนึงถึงต้นทุนสูง
• ตระกูล Kintex®-7: ปรับให้เหมาะสมเพื่อประสิทธิภาพราคาที่ดีที่สุดด้วยการปรับปรุง 2 เท่าเมื่อเทียบกับรุ่นก่อนหน้า ทำให้เกิด FPGA ระดับใหม่
• ตระกูล Virtex®-7: ปรับให้เหมาะสมเพื่อประสิทธิภาพและความจุของระบบสูงสุดพร้อมการปรับปรุงประสิทธิภาพของระบบ 2 เท่าอุปกรณ์ที่มีความสามารถสูงสุดที่ใช้เทคโนโลยี Stacked Silicon Interconnect (SSI)
สร้างขึ้นบนเทคโนโลยีกระบวนการ high-k metal gate (HKMG) ประสิทธิภาพสูงที่ล้ำสมัย ประสิทธิภาพสูง พลังงานต่ำ (HPL) 28 นาโนเมตร FPGA ซีรี่ส์ 7 ช่วยให้ประสิทธิภาพของระบบเพิ่มขึ้นอย่างเหนือชั้นด้วย 2.9 Tb/ แบนด์วิธ I/O ความจุโลจิคัลเซลล์ 2 ล้านเซลล์ และ 5.3 TMAC/s DSP ในขณะที่ใช้พลังงานน้อยกว่าอุปกรณ์รุ่นก่อนหน้าถึง 50% เพื่อเสนอทางเลือกที่สามารถตั้งโปรแกรมได้เต็มรูปแบบแทน ASSP และ ASIC
คุณสมบัติ
• ตรรกะ FPGA ประสิทธิภาพสูงขั้นสูงที่ใช้เทคโนโลยีตารางการค้นหา (LUT) 6 อินพุตจริงที่สามารถกำหนดค่าเป็นหน่วยความจำแบบกระจายได้
• RAM บล็อกสองพอร์ตขนาด 36 Kb พร้อมตรรกะ FIFO ในตัวสำหรับการบัฟเฟอร์ข้อมูลบนชิป
• เทคโนโลยี SelectIO™ ประสิทธิภาพสูงพร้อมรองรับอินเทอร์เฟซ DDR3 สูงถึง 1,866 Mb/s
• การเชื่อมต่ออนุกรมความเร็วสูงพร้อมตัวรับส่งสัญญาณหลายกิกะบิตในตัวตั้งแต่ 600 Mb/s ถึงอัตราสูงสุด 6.6 Gb/s สูงสุด 28.05 Gb/s นำเสนอโหมดพลังงานต่ำพิเศษ ปรับให้เหมาะสมสำหรับอินเทอร์เฟซแบบชิปต่อชิป .
• อินเทอร์เฟซอนาล็อก (XADC) ที่ผู้ใช้สามารถกำหนดค่าได้ ซึ่งรวมตัวแปลงอนาล็อกเป็นดิจิทัล 12 บิต 1MSPS คู่ 12 บิต พร้อมด้วยเซ็นเซอร์ระบายความร้อนและเซ็นเซอร์จ่ายไฟบนชิป
• สไลซ์ DSP ที่มีตัวคูณ 25 x 18 ตัวสะสม 48 บิต และตัวบวกล่วงหน้าสำหรับการกรองประสิทธิภาพสูง รวมถึงการกรองค่าสัมประสิทธิ์สมมาตรที่ปรับให้เหมาะสม
• ไทล์การจัดการนาฬิกาอันทรงพลัง (CMT) ผสมผสานบล็อกเฟสล็อคลูป (PLL) และบล็อกตัวจัดการนาฬิกาโหมดผสม (MMCM) เพื่อความแม่นยำสูงและความกระวนกระวายใจต่ำ
• บล็อกแบบรวมสำหรับ PCI Express® (PCIe) สำหรับการออกแบบจุดสิ้นสุด Gen3 และพอร์ตรูทสูงสุด x8
• ตัวเลือกการกำหนดค่าที่หลากหลาย รวมถึงการรองรับหน่วยความจำสินค้า การเข้ารหัส AES 256 บิตพร้อมการตรวจสอบสิทธิ์ HMAC/SHA-256 และการตรวจจับและแก้ไข SEU ในตัว
• ฟลิปชิปแบบมีลวดเชื่อม ราคาประหยัด และฟลิปชิปแบบไม่มีฝาปิด และความสมบูรณ์ของสัญญาณสูง ช่วยให้การโยกย้ายระหว่างสมาชิกในครอบครัวในแพ็คเกจเดียวกันทำได้ง่ายแพ็คเกจทั้งหมดมีจำหน่ายแบบไม่มี Pb และแพ็คเกจที่เลือกในตัวเลือก Pb
• ออกแบบมาเพื่อประสิทธิภาพสูงและใช้พลังงานน้อยที่สุดด้วยกระบวนการ 28 nm, HKMG, HPL, เทคโนโลยีการประมวลผลแรงดันไฟฟ้าหลัก 1.0V และตัวเลือกแรงดันไฟฟ้าหลัก 0.9V เพื่อการใช้พลังงานที่น้อยลง
Xilinx FPGAs (อาร์เรย์เกทที่ตั้งโปรแกรมได้สนาม) ซีรีส์ XC7K480T-2FFG1156I คือ FPGA, Kintex-7, MMCM, PLL, 400 I/O's, 710 MHz, 477760 เซลล์, 970 mV ถึง 1.03 V, FCBGA-1156, ดูสารทดแทนและทางเลือกพร้อม ด้วยเอกสารข้อมูล สต็อก ราคาจากผู้จัดจำหน่ายที่ได้รับอนุญาตที่ FPGAkey.com และคุณยังสามารถค้นหาผลิตภัณฑ์ FPGA อื่นๆ ได้อีกด้วย
คุณสมบัติ
ตรรกะ FPGA ประสิทธิภาพสูงขั้นสูงที่ใช้เทคโนโลยีตารางการค้นหา (LUT) 6 อินพุตจริงที่สามารถกำหนดค่าเป็นหน่วยความจำแบบกระจายได้
RAM บล็อกสองพอร์ตขนาด 36 Kb พร้อมตรรกะ FIFO ในตัวสำหรับการบัฟเฟอร์ข้อมูลบนชิป
เทคโนโลยี SelectIO ประสิทธิภาพสูงพร้อมรองรับอินเทอร์เฟซ DDR3 สูงถึง 1,866 Mb/s
การเชื่อมต่ออนุกรมความเร็วสูงพร้อมตัวรับส่งสัญญาณหลายกิกะบิตในตัวตั้งแต่ 600 Mb/s ไปจนถึงอัตราสูงสุด 6.6 Gb/s สูงสุด 28.05 Gb/s นำเสนอโหมดพลังงานต่ำพิเศษ ปรับแต่งมาสำหรับอินเทอร์เฟซแบบชิปต่อชิป
อินเทอร์เฟซอนาล็อก (XADC) ที่ผู้ใช้สามารถกำหนดค่าได้ ซึ่งรวมเอาตัวแปลงอนาล็อกเป็นดิจิทัล 12 บิต 1MSPS คู่ 12 บิต พร้อมด้วยเซ็นเซอร์ระบายความร้อนและเซ็นเซอร์จ่ายไฟบนชิป
ชิ้น DSP ที่มีตัวคูณ 25 x 18 ตัวสะสม 48 บิต และตัวบวกล่วงหน้าสำหรับการกรองประสิทธิภาพสูง รวมถึงการกรองค่าสัมประสิทธิ์สมมาตรที่ปรับให้เหมาะสม
ไทล์การจัดการนาฬิกาอันทรงพลัง (CMT) ผสมผสานบล็อกเฟสล็อคลูป (PLL) และบล็อกตัวจัดการนาฬิกาโหมดผสม (MMCM) เพื่อความแม่นยำสูงและความกระวนกระวายใจต่ำ
บล็อกแบบรวมสำหรับ PCI Express (PCIe) สำหรับการออกแบบ Endpoint และ Root Port สูงสุด x8 Gen3
ตัวเลือกการกำหนดค่าที่หลากหลาย รวมถึงการรองรับหน่วยความจำสินค้า การเข้ารหัส AES 256 บิตพร้อมการตรวจสอบสิทธิ์ HMAC/SHA-256 และการตรวจจับและแก้ไข SEU ในตัว
ฟลิปชิปแบบมีลวดเชื่อม ราคาประหยัด และฟลิปชิปแบบไม่มีฝา และความสมบูรณ์ของสัญญาณสูง ช่วยให้การโยกย้ายระหว่างสมาชิกในครอบครัวในแพ็คเกจเดียวกันทำได้ง่ายแพ็คเกจทั้งหมดมีอยู่ในแพ็คเกจปลอดสาร Pb และแพ็คเกจที่เลือกในตัวเลือก Pb
ออกแบบมาเพื่อประสิทธิภาพสูงและพลังงานต่ำสุดด้วยกระบวนการ 28 nm, HKMG, HPL, เทคโนโลยีการประมวลผลแรงดันไฟฟ้าหลัก 1.0V และตัวเลือกแรงดันไฟฟ้าหลัก 0.9V เพื่อพลังงานที่น้อยลง