XCF128XFTG64C การห่อหุ้ม BGA64 XL การกำหนดค่าและอุปกรณ์จัดเก็บข้อมูลความหนาแน่นสูง
คุณสมบัติของผลิตภัณฑ์
| พิมพ์ | คำอธิบาย |
| หมวดหมู่ | วงจรรวม (IC) |
| นาย | เอเอ็มดี ซีลินซ์ |
| ชุด | - |
| บรรจุุภัณฑ์ | ถาด |
| สถานะสินค้า | ล้าสมัย |
| ประเภทโปรแกรมได้ | ในระบบโปรแกรมได้ |
| ขนาดหน่วยความจำ | 128เมกะไบต์ |
| แรงดันไฟฟ้า – อุปทาน | 1.7V ~ 2V |
| อุณหภูมิในการทำงาน | -40°ซ ~ 85°ซ |
| ประเภทการติดตั้ง | ติดพื้นผิว |
| แพ็คเกจ/กล่อง | 64-TBGA |
| แพคเกจอุปกรณ์ของซัพพลายเออร์ | 64-FTBGA (10×13) |
| หมายเลขผลิตภัณฑ์ฐาน | XCF128 |
เอกสารและสื่อ
| ประเภททรัพยากร | ลิงค์ |
| แผ่นข้อมูล | เอกสารข้อมูลสินค้า XCF128XFT(G)64C |
| ข้อมูลด้านสิ่งแวดล้อม | ใบรับรอง RoHS ของ Xiliinx |
| PCN ล้าสมัย/EOL | อุปกรณ์หลายเครื่อง 01/มิ.ย./2558 |
| การเปลี่ยนแปลงสถานะชิ้นส่วน PCN | เปิดใช้งานชิ้นส่วนอีกครั้ง 25/เม.ย./2016 |
| เอกสารข้อมูล HTML | เอกสารข้อมูลสินค้า XCF128XFT(G)64C |
การจำแนกประเภทสิ่งแวดล้อมและการส่งออก
| คุณลักษณะ | คำอธิบาย |
| สถานะ RoHS | เป็นไปตามมาตรฐาน ROHS3 |
| ระดับความไวต่อความชื้น (MSL) | 3 (168 ชั่วโมง) |
| สถานะการเข้าถึง | REACH ไม่ได้รับผลกระทบ |
| ECCN | 3A991B1A |
| เอชทีเอส | 8542.32.0071 |
Xilinx แนะนำซีรีส์ XC18V00 ของ PROM การกำหนดค่าที่ตั้งโปรแกรมได้ในระบบ (รูปที่ 1)อุปกรณ์ในตระกูล 3.3V นี้ประกอบด้วย PROM ขนาด 4 เมกะบิต, 2 เมกะบิต, 1 เมกะบิต และ 512 กิโลบิตที่ให้วิธีการที่ใช้งานง่ายและคุ้มค่าสำหรับการเขียนโปรแกรมใหม่และจัดเก็บบิตสตรีมการกำหนดค่า Xilinx FPGA
เมื่อ FPGA อยู่ในโหมด Master Serial จะสร้างนาฬิกาการกำหนดค่าที่ขับเคลื่อน PROMการเข้าถึงในเวลาอันสั้นหลังจากเปิดใช้งาน CE และ OE ข้อมูลจะมีอยู่ในพิน PROM DATA (D0) ที่เชื่อมต่อกับพิน FPGA DINข้อมูลใหม่จะพร้อมใช้งานในช่วงเวลาสั้น ๆ หลังจากแต่ละขอบนาฬิกาที่เพิ่มขึ้นFPGA จะสร้างพัลส์นาฬิกาตามจำนวนที่เหมาะสมเพื่อให้การกำหนดค่าเสร็จสมบูรณ์เมื่อ FPGA อยู่ในโหมด Slave Serial PROM และ FPGA จะถูกโอเวอร์คล็อกด้วยนาฬิกาภายนอก
เมื่อ FPGA อยู่ในโหมด Master Select MAP FPGA จะสร้างนาฬิกาการกำหนดค่าที่ขับเคลื่อน PROMเมื่อ FPGA อยู่ในโหมด Slave Parallel หรือ Slave Select MAP ออสซิลเลเตอร์ภายนอกจะสร้างนาฬิกาการกำหนดค่าที่ขับเคลื่อน PROM และ FPGAหลังจากเปิดใช้งาน CE และ OE แล้ว ข้อมูลจะพร้อมใช้งานบนพิน DATA (D0-D7) ของ PROMข้อมูลใหม่จะพร้อมใช้งานในช่วงเวลาสั้น ๆ หลังจากแต่ละขอบนาฬิกาที่เพิ่มขึ้นข้อมูลจะถูกโอเวอร์คล็อกลงใน FPGA บนขอบที่เพิ่มขึ้นถัดไปของ CCLKออสซิลเลเตอร์ที่ทำงานอย่างอิสระสามารถใช้ได้ในโหมด Slave Parallel หรือ Slave Select MAP
สามารถต่ออุปกรณ์หลายเครื่องได้โดยใช้เอาต์พุต CEO เพื่อขับเคลื่อนอินพุต CE ของอุปกรณ์ต่อไปนี้อินพุตนาฬิกาและเอาต์พุต DATA ของ PROM ทั้งหมดในสายโซ่นี้เชื่อมต่อถึงกันอุปกรณ์ทั้งหมดใช้งานร่วมกันได้และสามารถต่อพ่วงกับสมาชิกคนอื่นๆ ในครอบครัวหรือกับตระกูล PROM แบบอนุกรมที่ตั้งโปรแกรมได้ครั้งเดียว XC17V00
