สั่งซื้อ_bg

สินค้า

XCVU9P-2FLGB2104I – วงจรรวม, แบบฝัง, อาเรย์เกตที่ตั้งโปรแกรมได้ภาคสนาม

คำอธิบายสั้น:

Xilinx® Virtex® UltraScale+™ FPGA มีจำหน่ายในเกรดความเร็ว -3, -2, -1 โดยอุปกรณ์ -3E มีประสิทธิภาพสูงสุดอุปกรณ์ -2LE สามารถทำงานที่แรงดันไฟฟ้า VCCINT ที่ 0.85V หรือ 0.72V และให้พลังงานคงที่สูงสุดที่ต่ำกว่าเมื่อทำงานที่ VCCINT = 0.85V โดยใช้อุปกรณ์ -2LE ข้อกำหนดความเร็วสำหรับอุปกรณ์ L จะเหมือนกับเกรดความเร็ว -2Iเมื่อทำงานที่ VCCINT = 0.72V ประสิทธิภาพ -2LE รวมถึงกำลังคงที่และไดนามิกจะลดลงคุณลักษณะ DC และ AC ได้รับการระบุในช่วงอุณหภูมิแบบขยาย (E) อุตสาหกรรม (I) และการทหาร (M)ยกเว้นช่วงอุณหภูมิการทำงานหรือเว้นแต่จะระบุไว้เป็นอย่างอื่น พารามิเตอร์ทางไฟฟ้า DC และ AC ทั้งหมดจะเหมือนกันสำหรับเกรดความเร็วเฉพาะ (นั่นคือ คุณลักษณะการกำหนดเวลาของอุปกรณ์ขยายเกรดความเร็ว -1 จะเหมือนกับเกรดความเร็ว -1 อุปกรณ์อุตสาหกรรม)อย่างไรก็ตาม เฉพาะเกรดความเร็วและ/หรืออุปกรณ์ที่เลือกเท่านั้นที่มีอยู่ในแต่ละช่วงอุณหภูมิการอ้างอิง XQ ในเอกสารข้อมูลนี้เป็นข้อมูลเฉพาะสำหรับอุปกรณ์ที่มีอยู่ในแพ็คเกจ XQ Ruggedizedดูเอกสารข้อมูลสถาปัตยกรรม UltraScale ระดับกลาโหม: ภาพรวม (DS895) สำหรับข้อมูลเพิ่มเติมเกี่ยวกับหมายเลขชิ้นส่วน บรรจุภัณฑ์ และข้อมูลการสั่งซื้อของ XQ Defensegrade


รายละเอียดผลิตภัณฑ์

แท็กสินค้า

คุณสมบัติของผลิตภัณฑ์

พิมพ์ คำอธิบาย

เลือก

หมวดหมู่ วงจรรวม (IC)

ฝังตัว

FPGA (อาร์เรย์เกทที่ตั้งโปรแกรมได้ภาคสนาม)

 
นาย เอเอ็มดี  
ชุด Virtex® อัลตร้าสเกล+™  
บรรจุุภัณฑ์ ถาด  
สถานะสินค้า คล่องแคล่ว  
โปรแกรม DigiKey ได้ ไม่ได้รับการยืนยัน  
จำนวนห้องปฏิบัติการ/CLB 147780  
จำนวนองค์ประกอบลอจิก/เซลล์ 2586150  
บิต RAM ทั้งหมด 391168000  
จำนวน I/O 702  
แรงดันไฟฟ้า - อุปทาน 0.825V ~ 0.876V  
ประเภทการติดตั้ง ติดพื้นผิว  
อุณหภูมิในการทำงาน -40°C ~ 100°C (ทีเจ)  
แพ็คเกจ/กล่อง 2104-บีบีจีเอ, FCBGA  
แพคเกจอุปกรณ์ของซัพพลายเออร์ 2104-FCBGA (47.5x47.5)  
หมายเลขผลิตภัณฑ์ฐาน XCVU9  

เอกสารและสื่อ

ประเภททรัพยากร ลิงค์
แผ่นข้อมูล เอกสารข้อมูล Virtex UltraScale+ FPGA
ข้อมูลด้านสิ่งแวดล้อม ใบรับรอง RoHS ของ Xiliinx

ใบรับรอง Xilinx REACH211

โมเดล EDA XCVU9P-2FLGB2104I โดย Ultra Librarian

การจำแนกประเภทสิ่งแวดล้อมและการส่งออก

คุณลักษณะ คำอธิบาย
สถานะ RoHS เป็นไปตามมาตรฐาน ROHS3
ระดับความไวต่อความชื้น (MSL) 4 (72 ชั่วโมง)
ECCN 3A001A7B
เอชทีเอส 8542.39.0001

FPGA

FPGA (Field Programmable Gate Array) คือการพัฒนาเพิ่มเติมของอุปกรณ์ที่ตั้งโปรแกรมได้ เช่น PAL (Programmable Array Logic) และ GAL (General Array Logic)มันกลายเป็นวงจรกึ่งกำหนดเองในด้าน Application specific Integrated Circuits (ASIC) ซึ่งแก้ไขข้อบกพร่องของวงจรแบบกำหนดเอง และเอาชนะเกตจำนวนจำกัดของอุปกรณ์ที่ตั้งโปรแกรมได้ดั้งเดิม

การออกแบบ FPGA ไม่ใช่แค่การศึกษาชิปเท่านั้น แต่ส่วนใหญ่เป็นการใช้รูปแบบ FPGA สำหรับการออกแบบผลิตภัณฑ์ในอุตสาหกรรมอื่นๆต่างจาก ASIC ตรงที่ FPGA ใช้กันอย่างแพร่หลายในอุตสาหกรรมการสื่อสารจากการวิเคราะห์ตลาดผลิตภัณฑ์ FPGA ทั่วโลกและซัพพลายเออร์ที่เกี่ยวข้อง รวมกับสถานการณ์จริงในปัจจุบันในประเทศจีนและผลิตภัณฑ์ FPGA ชั้นนำในประเทศสามารถพบได้ในทิศทางการพัฒนาในอนาคตของเทคโนโลยีที่เกี่ยวข้อง มีบทบาทสำคัญในการส่งเสริมการปรับปรุงโดยรวม ระดับวิทยาศาสตร์และเทคโนโลยีของจีน

ตรงกันข้ามกับการออกแบบชิปรุ่นดั้งเดิม ชิป FPGA ไม่ได้จำกัดอยู่แค่การวิจัยและการออกแบบชิปเท่านั้น แต่สามารถปรับให้เหมาะสมสำหรับผลิตภัณฑ์ที่หลากหลายด้วยชิปรุ่นเฉพาะจากมุมมองของอุปกรณ์ FPGA เองจะประกอบขึ้นเป็นวงจรรวมทั่วไปในวงจรกึ่งกำหนดเอง ซึ่งประกอบด้วยโมดูลการจัดการดิจิทัล หน่วยฝังตัว หน่วยเอาต์พุต และหน่วยอินพุตบนพื้นฐานนี้ จำเป็นต้องมุ่งเน้นไปที่การเพิ่มประสิทธิภาพชิปอย่างครอบคลุมของชิป FPGA โดยเพิ่มฟังก์ชันชิปใหม่โดยการปรับปรุงการออกแบบชิปปัจจุบัน จึงทำให้โครงสร้างชิปโดยรวมง่ายขึ้นและปรับปรุงประสิทธิภาพ

โครงสร้างพื้นฐาน:
อุปกรณ์ FPGA เป็นวงจรกึ่งกำหนดเองชนิดหนึ่งในวงจรรวมวัตถุประสงค์พิเศษ ซึ่งเป็นอาร์เรย์ลอจิกที่ตั้งโปรแกรมได้และสามารถแก้ปัญหาหมายเลขวงจรเกตต่ำของอุปกรณ์ดั้งเดิมได้อย่างมีประสิทธิภาพโครงสร้างพื้นฐานของ FPGA ประกอบด้วยหน่วยอินพุตและเอาต์พุตที่ตั้งโปรแกรมได้ บล็อกลอจิกที่กำหนดค่าได้ โมดูลการจัดการนาฬิกาดิจิทัล บล็อก RAM แบบฝัง ทรัพยากรการเดินสาย ฮาร์ดคอร์เฉพาะแบบฝัง และยูนิตฟังก์ชันฝังตัวด้านล่างFPGA ถูกนำมาใช้กันอย่างแพร่หลายในด้านการออกแบบวงจรดิจิทัล เนื่องจากมีทรัพยากรการเดินสายที่หลากหลาย การโปรแกรมที่ทำซ้ำได้ และการผสานรวมในระดับสูง และการลงทุนต่ำขั้นตอนการออกแบบ FPGA ประกอบด้วยการออกแบบอัลกอริทึม การจำลองและการออกแบบโค้ด การดีบักบอร์ด ผู้ออกแบบและข้อกำหนดที่แท้จริงเพื่อสร้างสถาปัตยกรรมอัลกอริทึม ใช้ EDA เพื่อสร้างโครงร่างการออกแบบ หรือ HD เพื่อเขียนโค้ดการออกแบบ ตรวจสอบให้แน่ใจว่าผ่านการจำลองโค้ด โซลูชันการออกแบบตรงตาม ข้อกำหนดที่แท้จริงและสุดท้ายคือการดำเนินการแก้ไขข้อบกพร่องระดับบอร์ดโดยใช้วงจรการกำหนดค่าเพื่อดาวน์โหลดไฟล์ที่เกี่ยวข้องลงในชิป FPGA เพื่อตรวจสอบการทำงานจริง


  • ก่อนหน้า:
  • ต่อไป:

  • เขียนข้อความของคุณที่นี่แล้วส่งมาให้เรา