XC7Z100-2FFG900I – วงจรรวม, แบบฝัง, ระบบบนชิป (SoC)
คุณสมบัติของผลิตภัณฑ์
| พิมพ์ | คำอธิบาย |
| หมวดหมู่ | วงจรรวม (IC) |
| นาย | เอเอ็มดี |
| ชุด | ซินคิว®-7000 |
| บรรจุุภัณฑ์ | ถาด |
| สถานะสินค้า | คล่องแคล่ว |
| สถาปัตยกรรม | มจร, เอฟพีจีเอ |
| โปรเซสเซอร์หลัก | ARM® Cortex®-A9 MPCore™ คู่พร้อม CoreSight™ |
| ขนาดแฟลช | - |
| ขนาดแรม | 256KB |
| อุปกรณ์ต่อพ่วง | ดีเอ็มเอ |
| การเชื่อมต่อ | CANbus, EBI/EMI, อีเธอร์เน็ต, I²C, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
| ความเร็ว | 800MHz |
| คุณสมบัติหลัก | Kintex™-7 FPGA, เซลล์ลอจิก 444K |
| อุณหภูมิในการทำงาน | -40°C ~ 100°C (ทีเจ) |
| แพ็คเกจ/กล่อง | 900-บีบีจีเอ, FCBGA |
| แพคเกจอุปกรณ์ของซัพพลายเออร์ | 900-FCBGA (31x31) |
| จำนวน I/O | 212 |
| หมายเลขผลิตภัณฑ์ฐาน | XC7Z100 |
เอกสารและสื่อ
| ประเภททรัพยากร | ลิงค์ |
| แผ่นข้อมูล | XC7Z030,35,45,100 เอกสารข้อมูลสินค้า |
| โมดูลการฝึกอบรมผลิตภัณฑ์ | ขับเคลื่อน Series 7 Xilinx FPGA ด้วยโซลูชันการจัดการพลังงาน TI |
| ข้อมูลด้านสิ่งแวดล้อม | ใบรับรอง RoHS ของ Xiliinx |
| ผลิตภัณฑ์พิเศษ | Zynq®-7000 SoC ที่ตั้งโปรแกรมได้ทั้งหมด |
| การออกแบบ/ข้อมูลจำเพาะ PCN | Mult Dev Material Chg 16/ธ.ค./2019 |
| พีซีเอ็นบรรจุภัณฑ์ | อุปกรณ์หลายเครื่อง 26/มิ.ย./2017 |
การจำแนกประเภทสิ่งแวดล้อมและการส่งออก
| คุณลักษณะ | คำอธิบาย |
| สถานะ RoHS | เป็นไปตามมาตรฐาน ROHS3 |
| ระดับความไวต่อความชื้น (MSL) | 4 (72 ชั่วโมง) |
| สถานะการเข้าถึง | REACH ไม่ได้รับผลกระทบ |
| ECCN | 3A991D |
| เอชทีเอส | 8542.39.0001 |
โซซี
สถาปัตยกรรม SoC พื้นฐาน
สถาปัตยกรรมระบบบนชิปทั่วไปประกอบด้วยส่วนประกอบต่อไปนี้:
- อย่างน้อยหนึ่งไมโครคอนโทรลเลอร์ (MCU) หรือไมโครโปรเซสเซอร์ (MPU) หรือตัวประมวลผลสัญญาณดิจิทัล (DSP) แต่สามารถมีแกนประมวลผลได้หลายตัว
- หน่วยความจำอาจเป็น RAM, ROM, EEPROM และหน่วยความจำแฟลชอย่างน้อยหนึ่งรายการ
- วงจรออสซิลเลเตอร์และเฟสล็อคลูปสำหรับส่งสัญญาณพัลส์เวลา
- อุปกรณ์ต่อพ่วงประกอบด้วยตัวนับและตัวจับเวลา วงจรจ่ายไฟ
- อินเทอร์เฟซสำหรับมาตรฐานการเชื่อมต่อที่แตกต่างกัน เช่น USB, FireWire, อีเธอร์เน็ต, เครื่องรับส่งสัญญาณอะซิงโครนัสสากล และอินเทอร์เฟซอุปกรณ์ต่อพ่วงแบบอนุกรม ฯลฯ
- ADC/DAC สำหรับการแปลงระหว่างสัญญาณดิจิตอลและอนาล็อก
- วงจรควบคุมแรงดันไฟฟ้าและตัวควบคุมแรงดันไฟฟ้า
ข้อจำกัดของ SoC
ปัจจุบัน การออกแบบสถาปัตยกรรมการสื่อสาร SoC ยังค่อนข้างสมบูรณ์บริษัทชิปส่วนใหญ่ใช้สถาปัตยกรรม SoC สำหรับการผลิตชิปของตนอย่างไรก็ตาม เนื่องจากแอปพลิเคชันเชิงพาณิชย์ยังคงติดตามการอยู่ร่วมกันของคำสั่งและความสามารถในการคาดเดาได้ จำนวนคอร์ที่รวมอยู่ในชิปจะยังคงเพิ่มขึ้นต่อไป และสถาปัตยกรรม SoC บนบัสจะกลายเป็นเรื่องยากมากขึ้นในการตอบสนองความต้องการด้านการประมวลผลที่เพิ่มขึ้นอาการหลักของสิ่งนี้คือ
1. ความสามารถในการขยายขนาดไม่ดีการออกแบบระบบ SoC เริ่มต้นด้วยการวิเคราะห์ความต้องการของระบบ ซึ่งระบุโมดูลในระบบฮาร์ดแวร์เพื่อให้ระบบทำงานได้อย่างถูกต้อง ตำแหน่งของแต่ละโมดูลทางกายภาพใน SoC บนชิปจึงค่อนข้างคงที่เมื่อการออกแบบทางกายภาพเสร็จสิ้นแล้ว จะต้องมีการปรับเปลี่ยน ซึ่งอาจถือเป็นกระบวนการออกแบบใหม่ได้อย่างมีประสิทธิภาพในทางกลับกัน SoC ที่ใช้สถาปัตยกรรมบัสมีจำนวนคอร์โปรเซสเซอร์จำกัดซึ่งสามารถขยายได้เนื่องจากกลไกการสื่อสารโดยอนุญาโตตุลาการของสถาปัตยกรรมบัส กล่าวคือ คอร์โปรเซสเซอร์เพียงคู่เดียวเท่านั้นที่สามารถสื่อสารได้ในเวลาเดียวกัน
2. ด้วยสถาปัตยกรรมบัสที่ใช้กลไกพิเศษ แต่ละโมดูลการทำงานใน SoC จะสามารถสื่อสารกับโมดูลอื่นๆ ในระบบได้ก็ต่อเมื่อได้รับการควบคุมบัสแล้วเท่านั้นโดยรวมแล้ว เมื่อโมดูลได้รับสิทธิ์อนุญาโตตุลาการบัสสำหรับการสื่อสาร โมดูลอื่นๆ ในระบบต้องรอจนกว่าบัสจะว่าง
3. ปัญหาการซิงโครไนซ์นาฬิกาเดี่ยวโครงสร้างบัสจำเป็นต้องมีการซิงโครไนซ์ทั่วโลก อย่างไรก็ตาม เมื่อขนาดคุณลักษณะของกระบวนการมีขนาดเล็กลงเรื่อยๆ ความถี่ในการทำงานจะเพิ่มขึ้นอย่างรวดเร็วถึง 10GHz ในภายหลัง ผลกระทบที่เกิดจากความล่าช้าในการเชื่อมต่อจะร้ายแรงมากจนเป็นไปไม่ได้ที่จะออกแบบแผนผังนาฬิกาทั่วโลก และเนื่องจากเครือข่ายนาฬิกาขนาดใหญ่ การใช้พลังงานจึงจะกินพื้นที่ส่วนใหญ่ของการใช้พลังงานทั้งหมดของชิป
