ใหม่ Original XC18V04VQG44C จุดสต็อก FPGA Field Programmable Gate Array Logic IC ชิปวงจรรวม

คุณสมบัติของผลิตภัณฑ์

เอกสารและสื่อ

การจำแนกประเภทสิ่งแวดล้อมและการส่งออก

แหล่งข้อมูลเพิ่มเติม

หน่วยความจำ Xilinx – Proms การกำหนดค่าสำหรับ FPGA

Xilinx แนะนำซีรีส์ XC18V00 ของ PROM การกำหนดค่าที่ตั้งโปรแกรมได้ในระบบ (รูปที่ 1)อุปกรณ์ในตระกูล 3.3V นี้ประกอบด้วย PROM ขนาด 4 เมกะบิต, 2 เมกะบิต, 1 เมกะบิต และ 512 กิโลบิตที่ให้วิธีการที่ใช้งานง่ายและคุ้มค่าสำหรับการเขียนโปรแกรมใหม่และจัดเก็บบิตสตรีมการกำหนดค่า Xilinx FPGA

เมื่อ FPGA อยู่ในโหมด Master Serial จะสร้างนาฬิกาการกำหนดค่าที่ขับเคลื่อน PROMการเข้าถึงในเวลาอันสั้นหลังจากเปิดใช้งาน CE และ OE ข้อมูลจะมีอยู่ในพิน PROM DATA (D0) ที่เชื่อมต่อกับพิน FPGA DINข้อมูลใหม่จะพร้อมใช้งานในช่วงเวลาสั้น ๆ หลังจากแต่ละขอบนาฬิกาที่เพิ่มขึ้นFPGA จะสร้างพัลส์นาฬิกาตามจำนวนที่เหมาะสมเพื่อให้การกำหนดค่าเสร็จสมบูรณ์เมื่อ FPGA อยู่ในโหมด Slave Serial PROM และ FPGA จะถูกโอเวอร์คล็อกด้วยนาฬิกาภายนอก

เมื่อ FPGA อยู่ในโหมด Master Select MAP FPGA จะสร้างนาฬิกาการกำหนดค่าที่ขับเคลื่อน PROMเมื่อ FPGA อยู่ในโหมด Slave Parallel หรือ Slave Select MAP ออสซิลเลเตอร์ภายนอกจะสร้างนาฬิกาการกำหนดค่าที่ขับเคลื่อน PROM และ FPGAหลังจากเปิดใช้งาน CE และ OE แล้ว ข้อมูลจะพร้อมใช้งานบนพิน DATA (D0-D7) ของ PROMข้อมูลใหม่จะพร้อมใช้งานในช่วงเวลาสั้น ๆ หลังจากแต่ละขอบนาฬิกาที่เพิ่มขึ้นข้อมูลจะถูกโอเวอร์คล็อกลงใน FPGA บนขอบที่เพิ่มขึ้นถัดไปของ CCLKออสซิลเลเตอร์ที่ทำงานอย่างอิสระสามารถใช้ได้ในโหมด Slave Parallel หรือ Slave Select MAP

สามารถต่ออุปกรณ์หลายเครื่องได้โดยใช้เอาต์พุต CEO เพื่อขับเคลื่อนอินพุต CE ของอุปกรณ์ต่อไปนี้อินพุตนาฬิกาและเอาต์พุต DATA ของ PROM ทั้งหมดในสายโซ่นี้เชื่อมต่อถึงกันอุปกรณ์ทั้งหมดใช้งานร่วมกันได้และสามารถต่อพ่วงกับสมาชิกคนอื่นๆ ในครอบครัวหรือกับตระกูล PROM แบบอนุกรมที่ตั้งโปรแกรมได้ครั้งเดียว XC17V00