XC7K420T-2FFG901I – วงจรรวม, แบบฝัง, อะเรย์เกทที่ตั้งโปรแกรมได้ภาคสนาม

ข้อดี
ข้อดีของ FPGA มีดังนี้:
(1) FPGA ประกอบด้วยทรัพยากรฮาร์ดแวร์ เช่น เซลล์ลอจิก, RAM, ตัวคูณ ฯลฯ ด้วยการจัดระเบียบทรัพยากรฮาร์ดแวร์เหล่านี้อย่างมีเหตุผล วงจรฮาร์ดแวร์ เช่น ตัวคูณ รีจิสเตอร์ ตัวสร้างที่อยู่ ฯลฯ ก็สามารถนำไปใช้ได้
(2) FPGA สามารถออกแบบได้โดยใช้บล็อกไดอะแกรมหรือ Verilog HDL ตั้งแต่วงจรเกตธรรมดาไปจนถึงวงจร FIR หรือ FFT
(3) FPGA สามารถตั้งโปรแกรมใหม่ได้อย่างไม่มีที่สิ้นสุด โดยโหลดโซลูชันการออกแบบใหม่ในเวลาเพียงไม่กี่ร้อยมิลลิวินาที โดยใช้การกำหนดค่าใหม่เพื่อลดค่าใช้จ่ายด้านฮาร์ดแวร์
(4) ความถี่ในการทำงานของ FPGA จะถูกกำหนดโดยชิป FPGA เช่นเดียวกับการออกแบบ และสามารถแก้ไขหรือแทนที่ด้วยชิปที่เร็วกว่าเพื่อตอบสนองความต้องการบางประการ (แม้ว่าแน่นอนว่าความถี่ในการทำงานจะไม่จำกัดและสามารถทำได้ เพิ่มขึ้นแต่ถูกควบคุมโดยกระบวนการ IC ในปัจจุบันและปัจจัยอื่นๆ)
ข้อเสีย
ข้อเสียของ FPGA มีดังนี้:
(1) FPGA อาศัยการใช้งานฮาร์ดแวร์สำหรับทุกฟังก์ชัน และไม่สามารถดำเนินการต่างๆ ได้ เช่น การแตกแขนงการข้ามแบบมีเงื่อนไข
(2) FPGA สามารถใช้การดำเนินการจุดคงที่เท่านั้น
โดยสรุป: FPGA อาศัยฮาร์ดแวร์ในการใช้งานฟังก์ชันทั้งหมด และสามารถเปรียบเทียบกับชิปเฉพาะได้ในแง่ของความเร็ว แต่มีช่องว่างขนาดใหญ่ในด้านความยืดหยุ่นในการออกแบบเมื่อเทียบกับโปรเซสเซอร์ทั่วไป

ออกแบบภาษาและแพลตฟอร์ม

อุปกรณ์ลอจิกที่ตั้งโปรแกรมได้คือตัวพาฮาร์ดแวร์ที่รวบรวมฟังก์ชันที่กำหนดไว้และข้อกำหนดทางเทคนิคของแอปพลิเคชันอิเล็กทรอนิกส์ผ่านเทคโนโลยี EDAFPGA เป็นหนึ่งในอุปกรณ์กระแสหลักที่ใช้เส้นทางนี้ โดยมุ่งเน้นที่ผู้ใช้โดยตรง มีความยืดหยุ่นและอเนกประสงค์อย่างมาก ใช้งานง่าย และทดสอบและปรับใช้ในฮาร์ดแวร์ได้อย่างรวดเร็ว
Hardware Description Language (HDL) เป็นภาษาที่ใช้ในการออกแบบระบบลอจิกดิจิทัลและอธิบายวงจรดิจิทัล ภาษาหลักที่ใช้กันทั่วไปคือ VHDL, Verilog HDL, System Verilog และ System C
เนื่องจากเป็นภาษาคำอธิบายฮาร์ดแวร์แบบรอบด้าน ภาษาคำอธิบายฮาร์ดแวร์วงจรรวมความเร็วสูงมาก (VHDL) มีคุณลักษณะที่เป็นอิสระจากวงจรฮาร์ดแวร์เฉพาะ และไม่ขึ้นกับแพลตฟอร์มการออกแบบ โดยมีข้อดีของความสามารถในการอธิบายที่หลากหลาย ไม่ใช่ ขึ้นอยู่กับอุปกรณ์เฉพาะ และความสามารถในการอธิบายการออกแบบตรรกะการควบคุมที่ซับซ้อนในโค้ดที่เข้มงวดและรัดกุม ฯลฯ ได้รับการสนับสนุนจากบริษัท EDA หลายแห่ง และมีการใช้กันอย่างแพร่หลายในด้านการออกแบบอิเล็กทรอนิกส์ใช้กันอย่างแพร่หลาย
VHDL เป็นภาษาระดับสูงสำหรับการออกแบบวงจร และเมื่อเปรียบเทียบกับภาษาคำอธิบายฮาร์ดแวร์อื่นๆ จะมีลักษณะของภาษาที่เรียบง่าย มีความยืดหยุ่น และความเป็นอิสระจากการออกแบบอุปกรณ์ ทำให้เป็นภาษาคำอธิบายฮาร์ดแวร์ทั่วไปสำหรับเทคโนโลยี EDA และทำให้เทคโนโลยี EDA มีมากขึ้น เข้าถึงได้สำหรับนักออกแบบ
Verilog HDL เป็นภาษาคำอธิบายฮาร์ดแวร์ที่ใช้กันอย่างแพร่หลาย ซึ่งสามารถใช้ได้ในหลายขั้นตอนของกระบวนการออกแบบฮาร์ดแวร์ รวมถึงการสร้างแบบจำลอง การสังเคราะห์ และการจำลอง
ข้อดี Verilog HDL: คล้ายกับ C เรียนรู้ง่ายและยืดหยุ่นกรณีที่สำคัญ.ข้อดีในการเขียนสิ่งกระตุ้นและการสร้างแบบจำลองข้อเสีย: ไม่สามารถตรวจพบข้อผิดพลาดจำนวนมากได้ในขณะคอมไพล์
ข้อดี VHDL: ไวยากรณ์ที่เข้มงวด ลำดับชั้นที่ชัดเจนข้อเสีย: ใช้เวลาในการทำความคุ้นเคยนาน ไม่ยืดหยุ่นเพียงพอ
ซอฟต์แวร์ Quartus_II เป็นสภาพแวดล้อมการออกแบบหลายแพลตฟอร์มที่สมบูรณ์แบบที่พัฒนาโดย Altera ซึ่งสามารถตอบสนองความต้องการการออกแบบของ FPGA และ CPLD ต่างๆ และเป็นสภาพแวดล้อมที่ครอบคลุมสำหรับการออกแบบระบบที่ตั้งโปรแกรมได้บนชิป
Vivado Design Suite สภาพแวดล้อมการออกแบบแบบบูรณาการที่เผยแพร่โดย Xilinx ผู้จำหน่าย FPGA ในปี 2555 ประกอบด้วยสภาพแวดล้อมการออกแบบที่มีการบูรณาการสูงและเครื่องมือรุ่นใหม่ตั้งแต่ระบบไปจนถึงระดับ IC ทั้งหมดนี้สร้างขึ้นจากโมเดลข้อมูลที่ปรับขนาดได้ที่ใช้ร่วมกันและสภาพแวดล้อมการแก้ไขข้อบกพร่องทั่วไปXilinx Vivado Design Suite มีคอร์ FIFO IP ที่สามารถนำไปใช้กับการออกแบบได้อย่างง่ายดาย