คุณสมบัติของผลิตภัณฑ์

Intel เผยรายละเอียดชิป 3D: สามารถซ้อนทรานซิสเตอร์ได้ 100 พันล้านตัว มีแผนจะเปิดตัวในปี 2566

ชิป 3D Stacked เป็นทิศทางใหม่ของ Intel ในการท้าทายกฎของ Moore โดยการซ้อนส่วนประกอบลอจิกในชิปเพื่อเพิ่มความหนาแน่นของ CPU, GPU และโปรเซสเซอร์ AI อย่างมากเนื่องจากกระบวนการชิปใกล้จะหยุดนิ่ง นี่อาจเป็นวิธีเดียวที่จะปรับปรุงประสิทธิภาพต่อไปได้

เมื่อเร็ว ๆ นี้ Intel ได้นำเสนอรายละเอียดใหม่ของการออกแบบชิป 3D Foveros สำหรับชิป Meteor Lake, Arrow Lake และ Lunar Lake ที่กำลังจะมาถึงที่การประชุมอุตสาหกรรมเซมิคอนดักเตอร์ Hot Chips 34

ข่าวลือล่าสุดชี้ให้เห็นว่า Meteor Lake ของ Intel จะล่าช้าเนื่องจากจำเป็นต้องเปลี่ยน GPU/ชิปเซ็ตของ Intel จากโหนด TSMC 3nm ไปเป็นโหนด 5nmในขณะที่ Intel ยังไม่ได้เปิดเผยข้อมูลเกี่ยวกับโหนดเฉพาะที่จะใช้สำหรับ GPU ตัวแทนของบริษัทกล่าวว่าโหนดที่วางแผนไว้สำหรับส่วนประกอบ GPU ไม่มีการเปลี่ยนแปลง และโปรเซสเซอร์อยู่ในการดำเนินการเพื่อเปิดตัวตรงเวลาในปี 2566

โดยเฉพาะอย่างยิ่ง คราวนี้ Intel จะผลิตเพียงหนึ่งในสี่ส่วนประกอบ (ส่วน CPU) ที่ใช้ในการสร้างชิป Meteor Lake โดย TSMC จะผลิตอีกสามองค์ประกอบแหล่งอุตสาหกรรมชี้ให้เห็นว่าไทล์ GPU คือ TSMC N5 (กระบวนการ 5 นาโนเมตร)

Intel ได้แชร์ภาพล่าสุดของโปรเซสเซอร์ Meteor Lake ซึ่งจะใช้โหนดกระบวนการ 4 ของ Intel (กระบวนการ 7 นาโนเมตร) และจะออกสู่ตลาดเป็นครั้งแรกในฐานะโปรเซสเซอร์มือถือที่มีคอร์ขนาดใหญ่ 6 คอร์และคอร์เล็ก 2 คอร์ชิป Meteor Lake และ Arrow Lake ครอบคลุมความต้องการของตลาดพีซีแบบเคลื่อนที่และเดสก์ท็อป ในขณะที่ Lunar Lake จะถูกใช้ในโน้ตบุ๊กที่บางและเบา ซึ่งครอบคลุมตลาด 15W และต่ำกว่า

ความก้าวหน้าในด้านบรรจุภัณฑ์และการเชื่อมต่อระหว่างกันกำลังเปลี่ยนแปลงโฉมหน้าของโปรเซสเซอร์สมัยใหม่ไปอย่างรวดเร็วขณะนี้ทั้งสองมีความสำคัญพอๆ กับเทคโนโลยีโหนดกระบวนการที่สำคัญ และอาจจะมีความสำคัญมากกว่าในบางแง่ด้วย

การเปิดเผยข้อมูลจำนวนมากของ Intel ในวันจันทร์มุ่งเน้นไปที่เทคโนโลยีบรรจุภัณฑ์ 3D Foveros ซึ่งจะใช้เป็นพื้นฐานสำหรับโปรเซสเซอร์ Meteor Lake, Arrow Lake และ Lunar Lake สำหรับตลาดผู้บริโภคเทคโนโลยีนี้ช่วยให้ Intel สามารถซ้อนชิปขนาดเล็กในแนวตั้งบนชิปฐานแบบรวมที่มีการเชื่อมต่อระหว่างกัน FoverosIntel ยังใช้ Foveros สำหรับ Ponte Vecchio และ Rialto Bridge GPU และ Agilex FPGA ดังนั้นจึงถือได้ว่าเป็นเทคโนโลยีพื้นฐานสำหรับผลิตภัณฑ์รุ่นต่อไปของบริษัทหลายรายการ

ก่อนหน้านี้ Intel ได้นำ 3D Foveros ออกสู่ตลาดด้วยโปรเซสเซอร์ Lakefield ที่มีปริมาณน้อย แต่ Meteor Lake ขนาด 4 แผ่นและ Ponte Vecchio ที่มีขนาดเกือบ 50 แผ่น ถือเป็นชิปตัวแรกของบริษัทที่ผลิตจำนวนมากด้วยเทคโนโลยีนี้หลังจาก Arrow Lake แล้ว Intel จะเปลี่ยนไปใช้การเชื่อมต่อ UCI ใหม่ ซึ่งจะช่วยให้สามารถเข้าสู่ระบบนิเวศของชิปเซ็ตได้โดยใช้อินเทอร์เฟซมาตรฐาน

Intel ได้เปิดเผยว่าจะวางชิปเซ็ต Meteor Lake สี่ชุด (เรียกว่า "ไทล์/ไทล์" ในสำนวนของ Intel) ไว้บนไทล์ชั้นกลาง/ฐาน Foveros แบบพาสซีฟแผ่นฐานใน Meteor Lake นั้นแตกต่างจากแผ่นกระเบื้องใน Lakefield ซึ่งถือได้ว่าเป็น SoC ในแง่หนึ่งเทคโนโลยีบรรจุภัณฑ์ 3D Foveros ยังรองรับชั้นตัวกลางที่ใช้งานอยู่อีกด้วยIntel กล่าวว่าใช้กระบวนการ 22FFL ที่มีต้นทุนต่ำและใช้พลังงานต่ำ (แบบเดียวกับ Lakefield) เพื่อสร้างเลเยอร์ Foveros interposerนอกจากนี้ Intel ยังเสนอโหนดนี้ที่อัปเดต 'Intel 16' สำหรับบริการหล่อโลหะ แต่ยังไม่ชัดเจนว่า Intel จะใช้ฐาน Meteor Lake เวอร์ชันใด

Intel จะติดตั้งโมดูลประมวลผล, บล็อก I/O, บล็อก SoC และบล็อกกราฟิก (GPU) โดยใช้กระบวนการ Intel 4 บนเลเยอร์ตัวกลางนี้หน่วยทั้งหมดนี้ได้รับการออกแบบโดย Intel และใช้สถาปัตยกรรมของ Intel แต่ TSMC จะทำ OEM บล็อก I/O, SoC และ GPU ในหน่วยเหล่านั้นซึ่งหมายความว่า Intel จะผลิตเฉพาะ CPU และบล็อก Foveros เท่านั้น

แหล่งข่าวในอุตสาหกรรมรั่วไหลว่า I/O die และ SoC ถูกสร้างขึ้นบนกระบวนการ N6 ของ TSMC ในขณะที่ tGPU ใช้ TSMC N5(เป็นที่น่าสังเกตว่า Intel เรียกไทล์ I/O ว่า 'I/O Expander' หรือ IOE)

โหนดในอนาคตบนแผนงาน Foveros ประกอบด้วยระยะพิทช์ 25 และ 18 ไมครอนIntel กล่าวว่าเป็นไปได้ในทางทฤษฎีที่จะบรรลุช่องว่างขนาด 1 ไมครอนในอนาคตโดยใช้ Hybrid Bonded Interconnects (HBI)