ลอจิก & ฟลิปฟล็อปส์-SN74LVC74APWR

รองเท้าแตะและสลักเป็นอุปกรณ์อิเล็กทรอนิกส์ดิจิทัลทั่วไปที่มีสถานะเสถียรสองสถานะที่สามารถใช้เพื่อจัดเก็บข้อมูลได้ และฟลิปฟล็อปหรือสลักหนึ่งอันสามารถจัดเก็บข้อมูลได้ 1 บิต

Flip-Flop (เรียกโดยย่อว่า FF) หรือที่รู้จักกันในชื่อ bistable gate หรือที่รู้จักกันในชื่อ bistable flip-flop เป็นวงจรลอจิกดิจิทัลที่สามารถทำงานในสองสถานะรองเท้าแตะยังคงอยู่ในสถานะจนกว่าพวกเขาจะได้รับพัลส์อินพุตหรือที่เรียกว่าทริกเกอร์เมื่อได้รับพัลส์อินพุต เอาต์พุตฟลิปฟล็อปจะเปลี่ยนสถานะตามกฎ จากนั้นจะยังคงอยู่ในสถานะนั้นจนกว่าจะได้รับทริกเกอร์อื่น

สลักซึ่งไวต่อระดับพัลส์ สถานะจะเปลี่ยนภายใต้ระดับพัลส์นาฬิกา สลักเป็นหน่วยเก็บข้อมูลที่เรียกใช้ระดับ และการทำงานของการจัดเก็บข้อมูลขึ้นอยู่กับค่าระดับของสัญญาณอินพุต เฉพาะเมื่อสลักอยู่ใน เปิดใช้งานสถานะเอาต์พุตจะเปลี่ยนไปตามอินพุตข้อมูลแลตช์แตกต่างจากฟลิปฟล็อป ไม่ใช่การล็อกข้อมูล สัญญาณที่เอาต์พุตจะเปลี่ยนไปตามสัญญาณอินพุต เช่นเดียวกับสัญญาณที่ส่งผ่านบัฟเฟอร์เมื่อสัญญาณสลักทำหน้าที่เป็นสลัก ข้อมูลจะถูกล็อคและสัญญาณอินพุตจะไม่ทำงานสลักเรียกอีกอย่างว่าสลักแบบโปร่งใส ซึ่งหมายความว่าเอาต์พุตจะโปร่งใสต่ออินพุตเมื่อไม่ได้สลัก

ความแตกต่างระหว่างสลักและฟลิปฟล็อป
แลตช์และฟลิปฟล็อปเป็นอุปกรณ์จัดเก็บข้อมูลไบนารี่ที่มีฟังก์ชันหน่วยความจำ ซึ่งเป็นหนึ่งในอุปกรณ์พื้นฐานในการสร้างวงจรลอจิกไทม์มิ่งต่างๆความแตกต่างคือ: สลักเกี่ยวข้องกับสัญญาณอินพุตทั้งหมด เมื่อสัญญาณอินพุตเปลี่ยนสลักเปลี่ยน จะไม่มีขั้วนาฬิกาฟลิปฟล็อปถูกควบคุมโดยนาฬิกา เฉพาะเมื่อนาฬิกาถูกกระตุ้นเพื่อสุ่มตัวอย่างอินพุตปัจจุบันเท่านั้นจึงจะสร้างเอาต์พุตแน่นอน เนื่องจากทั้งแลตช์และฟลิปฟล็อปเป็นไทม์มิ่งลอจิก เอาต์พุตไม่เพียงเกี่ยวข้องกับอินพุตปัจจุบันเท่านั้น แต่ยังเกี่ยวข้องกับเอาต์พุตก่อนหน้าด้วย

1. สลักถูกทริกเกอร์ตามระดับ ไม่ใช่การควบคุมแบบซิงโครนัสDFF ถูกกระตุ้นโดยขอบนาฬิกาและการควบคุมแบบซิงโครนัส

2、สลักมีความไวต่อระดับอินพุตและได้รับผลกระทบจากความล่าช้าในการเดินสายไฟ ดังนั้นจึงเป็นเรื่องยากที่จะให้แน่ใจว่าเอาต์พุตไม่ทำให้เกิดเสี้ยนDFF มีโอกาสเกิดครีบน้อย

3 หากคุณใช้วงจรเกตเพื่อสร้างสลักและ DFF สลักจะใช้ทรัพยากรเกตน้อยกว่า DFF ซึ่งเป็นตำแหน่งที่เหนือกว่าสำหรับสลักมากกว่า DFFดังนั้น การรวมการใช้สลักใน ASIC จะสูงกว่า DFF แต่สิ่งที่ตรงกันข้ามจะเป็นจริงใน FPGA เนื่องจากไม่มีหน่วยสลักมาตรฐานใน FPGA แต่มีหน่วย DFF และ LATCH ต้องการ LE มากกว่าหนึ่งตัวจึงจะรับรู้สลักเป็นระดับที่ถูกทริกเกอร์ ซึ่งเทียบเท่ากับการมีจุดสิ้นสุดการเปิดใช้งาน และหลังจากการเปิดใช้งาน ( ณ เวลาที่เปิดใช้งานระดับ) จะเทียบเท่ากับสายไฟ ซึ่งจะเปลี่ยนไปตามเอาต์พุตจะแปรผันตามเอาต์พุตในสถานะที่ไม่เปิดใช้งานคือการรักษาสัญญาณดั้งเดิม ซึ่งสามารถมองเห็นได้และความแตกต่างของฟลิปฟล็อป ที่จริงแล้ว หลายครั้งที่สลักไม่สามารถทดแทน ff ได้

4 สลักจะกลายเป็นการวิเคราะห์เวลาคงที่ที่ซับซ้อนมาก

5 ปัจจุบันสลักใช้ในวงจรระดับไฮเอนด์เท่านั้น เช่น CPU P4 ของ IntelFPGA มีหน่วยสลัก หน่วยรีจิสเตอร์สามารถกำหนดค่าเป็นหน่วยสลัก ในคู่มือ xilinx v2p จะได้รับการกำหนดค่าเป็นหน่วยรีจิสเตอร์/สลัก สิ่งที่แนบมาคือแผนภาพโครงสร้างครึ่งชิ้นของ xilinxรุ่นและผู้ผลิต FPGA อื่นๆ ไม่ได้ไปตรวจสอบ-- โดยส่วนตัวแล้ว ฉันคิดว่า xilinx สามารถจับคู่ altera ได้โดยตรงอาจเป็นปัญหามากกว่า อย่างไรก็ตาม LE บางอย่างที่ต้องทำนั้นไม่ใช่อุปกรณ์ xilinx แต่ละชิ้นที่สามารถกำหนดค่าได้ อินเทอร์เฟซ DDR เพียงตัวเดียวของ altera มีหน่วยสลักพิเศษ โดยทั่วไปเท่านั้น จะใช้วงจรความเร็วสูงในการออกแบบสลักLE ของ altera ไม่ใช่โครงสร้างสลัก และตรวจสอบ sp3 และ sp2e และอื่นๆ ที่จะไม่ตรวจสอบ คู่มือแจ้งว่ารองรับการกำหนดค่านี้นิพจน์ wangdian เกี่ยวกับ altera นั้นถูกต้อง ff ของ altera ไม่สามารถกำหนดค่าให้ latch ได้ แต่จะใช้ตารางการค้นหาเพื่อใช้ latch

กฎการออกแบบโดยทั่วไปคือ: หลีกเลี่ยงการสลักในการออกแบบส่วนใหญ่มันจะช่วยให้คุณออกแบบการกำหนดเวลาเสร็จสิ้นและมันถูกซ่อนไว้มากไม่สามารถหาผู้ที่ไม่ใช่ทหารผ่านศึกได้สลัก อันตรายที่ใหญ่ที่สุดคือการไม่กรองครีบซึ่งเป็นอันตรายต่อวงจรในระดับต่อไปดังนั้นตราบใดที่คุณสามารถใช้ตำแหน่ง D flip-flop ได้ อย่าใช้สลัก