(ชิ้นส่วนอิเล็กทรอนิกส์) 5V927PGGI8
คุณสมบัติของผลิตภัณฑ์
| พิมพ์ | คำอธิบาย |
| หมวดหมู่ | วงจรรวม (IC) |
| นาย | Renesas Electronics อเมริกาอิงค์ |
| ชุด | - |
| บรรจุุภัณฑ์ | เทปและรีล (TR) |
| สถานะสินค้า | ล้าสมัย |
| พิมพ์ | เครื่องกำเนิดสัญญาณนาฬิกา |
| พีแอลแอล | ใช่กับบายพาส |
| ป้อนข้อมูล | แอลวีทีแอล, คริสตัล |
| เอาท์พุต | LVTTL |
| จำนวนวงจร | 1 |
| อัตราส่วน – อินพุต:เอาต์พุต | 2:4 |
| ส่วนต่าง - อินพุต: เอาท์พุต | ไม่ไม่ |
| ความถี่ – สูงสุด | 160MHz |
| ตัวหาร/ตัวคูณ | ใช่ไม่ใช่ |
| แรงดันไฟฟ้า – อุปทาน | 3V ~ 3.6V |
| อุณหภูมิในการทำงาน | -40°ซ ~ 85°ซ |
| ประเภทการติดตั้ง | ติดพื้นผิว |
| แพ็คเกจ/กล่อง | 16-TSSOP (0.173″, กว้าง 4.40 มม.) |
| แพคเกจอุปกรณ์ของซัพพลายเออร์ | 16-TSSOP |
| หมายเลขผลิตภัณฑ์ฐาน | IDT5V927 |
เอกสารและสื่อ
| ประเภททรัพยากร | ลิงค์ |
| แผ่นข้อมูล | IDT5V927 |
| PCN ล้าสมัย/EOL | แก้ไขเมื่อ 23/ธ.ค./2556 |
| เอกสารข้อมูล HTML | IDT5V927 |
การจำแนกประเภทสิ่งแวดล้อมและการส่งออก
| คุณลักษณะ | คำอธิบาย |
| ระดับความไวต่อความชื้น (MSL) | 1 (ไม่จำกัด) |
| สถานะการเข้าถึง | REACH ไม่ได้รับผลกระทบ |
| ECCN | EAR99 |
| เอชทีเอส | 8542.39.0001 |
แหล่งข้อมูลเพิ่มเติม
| คุณลักษณะ | คำอธิบาย |
| ชื่ออื่น | 5V927PGGI8 |
| แพ็คเกจมาตรฐาน | 4,000 |
รายละเอียดสินค้า
โปรเซสเซอร์สัญญาณดิจิตอล 24 บิต
Motorola DSP56307 ซึ่งเป็นสมาชิกของโปรเซสเซอร์สัญญาณดิจิทัลแบบตั้งโปรแกรมได้ (DSP) ตระกูล DSP56300 รองรับแอปพลิเคชันโครงสร้างพื้นฐานไร้สายพร้อมการดำเนินการกรองทั่วไปตัวประมวลผลร่วมตัวกรองที่ปรับปรุงประสิทธิภาพบนชิป (EFCOP) ประมวลผลอัลกอริธึมตัวกรองควบคู่ไปกับการทำงานของแกนหลัก ซึ่งจะช่วยเพิ่มประสิทธิภาพและประสิทธิผลของ DSP โดยรวมเช่นเดียวกับสมาชิกครอบครัวคนอื่นๆ DSP56307 ใช้เครื่องมือประสิทธิภาพสูง รอบนาฬิกาเดียวต่อคำสั่ง (รหัสที่เข้ากันได้กับตระกูลหลัก DSP56000 ยอดนิยมของ Motorola) ตัวเปลี่ยนบาร์เรล การกำหนดแอดเดรส 24 บิต แคชคำสั่ง และ ตัวควบคุมการเข้าถึงหน่วยความจำโดยตรง ดังในรูปที่ 1 DSP56307 ให้ประสิทธิภาพที่ 100 ล้านคำสั่ง (MIPS) ต่อวินาที โดยใช้นาฬิกาภายใน 100 MHz ที่มีคอร์ 2.5 โวลต์ และกำลังอินพุต/เอาต์พุตอิสระ 3.3 โวลต์
ภาพรวม
ด้วยการใช้สถาปัตยกรรมแบบคอลัมน์ AMBL (Advanced Silicon Modular Block) รุ่นที่สอง ทำให้ XC5VLX330T-3FFG1738I มีแพลตฟอร์มที่แตกต่างกันห้าแพลตฟอร์ม (ตระกูลย่อย) ซึ่งเป็นตัวเลือกมากที่สุดในตระกูล FPGAแต่ละแพลตฟอร์มมีอัตราส่วนคุณสมบัติที่แตกต่างกันเพื่อตอบสนองความต้องการของการออกแบบลอจิกขั้นสูงที่หลากหลายนอกเหนือจากลอจิกแฟบริคประสิทธิภาพสูงและทันสมัยที่สุดแล้ว XC5VLX330T-3FFG1738I FPGA ยังมีบล็อกระดับระบบ hard-IP จำนวนมาก รวมถึงบล็อก RAM/FIFO ขนาด 36 Kbit อันทรงพลัง, สไลซ์ DSP 25 x 18 รุ่นที่สอง, เทคโนโลยี IO ที่เลือกพร้อมในตัว ในอิมพีแดนซ์ที่ควบคุมแบบดิจิทัล, บล็อกอินเทอร์เฟซซิงโครนัสของชิปซิงค์, ฟังก์ชันการตรวจสอบระบบ,
คุณสมบัติ
แกนประมวลผล DSP56300 ประสิทธิภาพสูง
● 100 ล้านคำสั่งต่อวินาที (MIPS) พร้อมนาฬิกา 100 MHz ที่คอร์ 2.5 V และ 3.3 VI/O
● รหัสวัตถุที่เข้ากันได้กับแกน DSP56000
● ชุดคำสั่งแบบขนานสูง
● หน่วยตรรกะทางคณิตศาสตร์ข้อมูล (ALU)
- ตัวคูณสะสมแบบขนานขนาด 24 x 24 บิตที่ส่งไปป์อย่างสมบูรณ์
- ตัวเปลี่ยนบาร์เรลแบบขนาน 56 บิต (การเปลี่ยนอย่างรวดเร็วและการทำให้เป็นมาตรฐาน; การสร้างและการแยกสตรีมบิต)
- คำแนะนำ ALU แบบมีเงื่อนไข
- รองรับเลขคณิต 24 บิตหรือ 16 บิตภายใต้การควบคุมซอฟต์แวร์
● หน่วยควบคุมโปรแกรม (PCU)
- รองรับรหัสตำแหน่งอิสระ (PIC)
- โหมดการกำหนดแอดเดรสที่ปรับให้เหมาะสมสำหรับแอปพลิเคชัน DSP (รวมถึงการชดเชยทันที)
- ตัวควบคุมแคชคำสั่งบนชิป
- สแต็กฮาร์ดแวร์ที่ขยายหน่วยความจำบนชิปได้
- ลูป DO ของฮาร์ดแวร์ที่ซ้อนกัน
- การขัดจังหวะการส่งคืนอัตโนมัติอย่างรวดเร็ว
● การเข้าถึงหน่วยความจำโดยตรง (DMA)
- หกช่อง DMA รองรับการเข้าถึงภายในและภายนอก
- การถ่ายโอนหนึ่ง สอง และสามมิติ (รวมถึงการบัฟเฟอร์แบบวงกลม)
- การขัดจังหวะการถ่ายโอนสิ้นสุดบล็อก
- ทริกเกอร์จากสายขัดจังหวะและอุปกรณ์ต่อพ่วงทั้งหมด
● เฟสล็อคลูป (PLL)
- ช่วยให้สามารถเปลี่ยนปัจจัยการแบ่งกำลังต่ำ (DF) ได้โดยไม่สูญเสียการล็อค
- นาฬิกาเอาท์พุตพร้อมระบบกำจัดการเอียง
● สนับสนุนการแก้ไขข้อบกพร่องฮาร์ดแวร์
- โมดูลการจำลองบนชิป (บน CE)
- กลุ่มการดำเนินการทดสอบร่วม (JTAG) ทดสอบพอร์ตการเข้าถึง (TAP)
- โหมดการติดตามที่อยู่สะท้อนถึงการเข้าถึง RAM โปรแกรมภายในที่พอร์ตภายนอก
