DS90UB914ATRHSRQ1 แบรนด์เดิมใหม่ QFN DS90UB914ATRHSRQ1 พร้อมพนักงานขาย ตรวจสอบความถูกต้องอีกครั้ง ข้อเสนออ้อนวอน
คุณสมบัติของผลิตภัณฑ์
| พิมพ์ | คำอธิบาย | เลือก |
| หมวดหมู่ | วงจรรวม (IC) อินเตอร์เฟซ ซีเรียลไลเซอร์, ดีซีเรียลไลเซอร์ |
|
| นาย | เท็กซัส อินสทรูเมนท์ส | |
| ชุด | ยานยนต์ AEC-Q100 | |
| บรรจุุภัณฑ์ | เทปและรีล (TR) เทปตัด (CT) ดิจิ-รีล® |
|
| สถานะสินค้า | คล่องแคล่ว | |
| การทำงาน | ดีซีเรียลไลเซอร์ | |
| อัตราข้อมูล | 1.4Gbps | |
| ประเภทอินพุต | FPD-ลิงก์ III, LVDS | |
| ประเภทเอาต์พุต | LVCMOS | |
| จำนวนอินพุต | 1 | |
| จำนวนเอาท์พุต | 12 | |
| แรงดันไฟฟ้า - อุปทาน | 1.71V ~ 3.6V | |
| อุณหภูมิในการทำงาน | -40°C ~ 105°C (TA) | |
| ประเภทการติดตั้ง | ติดพื้นผิว | |
| แพ็คเกจ/กล่อง | 48-WFQFN แผ่นรองแบบสัมผัส | |
| แพคเกจอุปกรณ์ของซัพพลายเออร์ | 48-WQFN (7x7) | |
| หมายเลขผลิตภัณฑ์ฐาน | DS90UB914 | |
| SPQ | 1,000 ชิ้น |
Serializer/Deserializer (SerDes) คือคู่ของบล็อกฟังก์ชันที่ใช้กันทั่วไปในการสื่อสารความเร็วสูงเพื่อชดเชยอินพุต/เอาท์พุตที่จำกัดบล็อกเหล่านี้จะแปลงข้อมูลระหว่างข้อมูลอนุกรมและอินเทอร์เฟซแบบขนานในแต่ละทิศทางคำว่า "SerDes" โดยทั่วไปหมายถึงอินเทอร์เฟซที่ใช้ในเทคโนโลยีและแอปพลิเคชันต่างๆการใช้งานหลักของ SerDes คือเพื่อให้การส่งข้อมูลผ่านบรรทัดเดียวหรือกคู่ที่แตกต่างเพื่อลดจำนวนพิน I/O และการเชื่อมต่อระหว่างกัน
ฟังก์ชัน SerDes พื้นฐานประกอบด้วยบล็อกการทำงานสองบล็อก: บล็อก Parallel In Serial Out (PISO) (หรือที่รู้จักในชื่อตัวแปลงขนานเป็นอนุกรม) และบล็อก Serial In Parallel Out (SIPO) (หรือที่เรียกว่าตัวแปลงอนุกรมเป็นขนาน)มีสถาปัตยกรรม SerDes ที่แตกต่างกัน 4 แบบ: (1) SerDes นาฬิกาแบบขนาน (2) SerDes นาฬิกาแบบฝัง (3) SerDes 8b/10b (4) SerDes แบบแทรกบิต
โดยทั่วไปบล็อก PISO (อินพุตแบบขนาน, เอาต์พุตแบบอนุกรม) จะมีอินพุตนาฬิกาแบบขนาน ชุดของบรรทัดอินพุตข้อมูล และสลักข้อมูลอินพุตมันอาจจะใช้ภายในหรือภายนอกเฟสล็อคลูป (PLL)เพื่อคูณนาฬิกาขนานขาเข้าจนถึงความถี่อนุกรมรูปแบบที่ง่ายที่สุดของ PISO มีรูปแบบเดียวกะการลงทะเบียนที่รับข้อมูลแบบขนานหนึ่งครั้งต่อนาฬิกาแบบขนาน และเลื่อนออกด้วยอัตรานาฬิกาอนุกรมที่สูงกว่าการนำไปปฏิบัติอาจใช้ aบัฟเฟอร์สองเท่าลงทะเบียนเพื่อหลีกเลี่ยงการแพร่กระจายเมื่อถ่ายโอนข้อมูลระหว่างโดเมนนาฬิกา
โดยทั่วไปบล็อก SIPO (อินพุตแบบอนุกรม, เอาต์พุตแบบขนาน) จะมีเอาต์พุตนาฬิการับ ชุดของบรรทัดเอาต์พุตข้อมูล และสลักข้อมูลเอาต์พุตนาฬิการับอาจถูกกู้คืนจากข้อมูลโดยซีเรียลการกู้คืนนาฬิกาเทคนิค.อย่างไรก็ตาม SerDes ที่ไม่ส่งนาฬิกาจะใช้นาฬิกาอ้างอิงเพื่อล็อค PLL ให้เป็นความถี่ Tx ที่ถูกต้อง โดยหลีกเลี่ยงความถี่ต่ำความถี่ฮาร์มอนิกมีอยู่ในกระแสข้อมูล.จากนั้นบล็อก SIPO จะแบ่งนาฬิกาขาเข้าออกเป็นอัตราคู่ขนานโดยทั่วไปการใช้งานจะมีรีจิสเตอร์สองตัวที่เชื่อมต่อกันเป็นบัฟเฟอร์คู่รีจิสเตอร์อันหนึ่งใช้เพื่อตอกบัตรในสตรีมอนุกรม และอีกอันใช้เพื่อเก็บข้อมูลสำหรับด้านขนานที่ช้ากว่า
SerDes บางประเภทมีบล็อกการเข้ารหัส/ถอดรหัสวัตถุประสงค์ของการเข้ารหัส/ถอดรหัสนี้โดยทั่วไปคือการวางขอบเขตทางสถิติเป็นอย่างน้อยกับอัตราการเปลี่ยนสัญญาณเพื่อให้ง่ายขึ้นการกู้คืนนาฬิกาในเครื่องรับเพื่อให้กรอบและเพื่อให้สมดุลดีซี.
คุณสมบัติสำหรับ DS90UB914A-Q1
- ผ่านการรับรองสำหรับการใช้งานในยานยนต์ รองรับนาฬิกาพิกเซลอินพุต AEC-Q10025-MHz ถึง 100-MHz
- อุณหภูมิอุปกรณ์ระดับ 2: –40°C ถึง +105°C ช่วงอุณหภูมิการทำงานโดยรอบ
- ระดับการจำแนก HBM ESD ของอุปกรณ์ ±8kV
- อุปกรณ์ CDM ESD ระดับการจำแนกประเภท C6
- เพย์โหลดข้อมูลที่ตั้งโปรแกรมได้: ช่องอินเทอร์เฟซควบคุมแบบสองทิศทางที่มีความหน่วงต่ำอย่างต่อเนื่องพร้อมรองรับ I2C ที่ 400-kHz
- เพย์โหลด 10 บิตสูงสุด 100-MHz
- เพย์โหลด 12 บิตสูงสุด 75-MHz
- 2:1 Multiplexer เพื่อเลือกระหว่างภาพอินพุตสองภาพ
- สามารถรับสายโคแอกเชียลยาว 15 ม. หรือสายคู่ตีเกลียวหุ้มฉนวน 20 ม
- การทำงานของ Power-Over-Coaxial (PoC) ที่แข็งแกร่ง
- รับอีควอไลเซอร์จะปรับตามการเปลี่ยนแปลงการสูญเสียสายเคเบิลโดยอัตโนมัติ
- ล็อคพินการรายงานเอาต์พุตและคุณสมบัติการวิเคราะห์ @SPEED BIST เพื่อตรวจสอบความสมบูรณ์ของลิงก์
- แหล่งจ่ายไฟเดี่ยวที่ 1.8-V
- เป็นไปตามมาตรฐาน ISO 10605 และ IEC 61000-4-2 ESD
- การบรรเทาผลกระทบจาก EMI/EMC ด้วย Programmable Spread Spectrum (SSCG) และเอาต์พุตที่เซของตัวรับ
คำอธิบายสำหรับ DS90UB914A-Q1
อุปกรณ์ DS90UB914A-Q1 มีอินเทอร์เฟซ FPD-Link III พร้อมช่องสัญญาณไปข้างหน้าความเร็วสูงและช่องควบคุมแบบสองทิศทางสำหรับการส่งข้อมูลผ่านสายโคแอกเชียลเส้นเดียวหรือคู่ดิฟเฟอเรนเชียลอุปกรณ์ DS90UB914A-Q1 รวมเอาการส่งสัญญาณที่แตกต่างกันบนเส้นทางข้อมูลช่องสัญญาณไปข้างหน้าความเร็วสูงและเส้นทางข้อมูลช่องสัญญาณควบคุมแบบสองทิศทางเครื่องดีซีเรียลไลเซอร์มีเป้าหมายสำหรับการเชื่อมต่อระหว่างเครื่องสร้างภาพและตัวประมวลผลวิดีโอใน ECU (หน่วยควบคุมอิเล็กทรอนิกส์)อุปกรณ์นี้เหมาะอย่างยิ่งสำหรับการขับเคลื่อนข้อมูลวิดีโอที่ต้องการความลึกของพิกเซลสูงสุด 12 บิต พร้อมสัญญาณการซิงโครไนซ์สองตัวพร้อมกับบัสช่องสัญญาณควบคุมแบบสองทิศทาง
ดีซีเรียลไลเซอร์มีมัลติเพล็กเซอร์เพื่อให้สามารถเลือกระหว่างอิมเมจอินพุตสองตัว โดยตัวหนึ่งทำงานพร้อมกันการขนส่งวิดีโอหลักจะแปลงข้อมูล 10 บิตหรือ 12 บิตให้เป็นสตรีมอนุกรมความเร็วสูงรายการเดียว พร้อมด้วยการขนส่งช่องสัญญาณควบคุมแบบสองทิศทางที่มีความหน่วงต่ำแยกต่างหาก ซึ่งยอมรับข้อมูลการควบคุมจากพอร์ต I2C และไม่ขึ้นกับระยะเวลาการปิดบังวิดีโอ
การใช้เทคโนโลยีนาฬิกาแบบฝังของ TI ช่วยให้สามารถสื่อสารฟูลดูเพล็กซ์ได้อย่างโปร่งใสผ่านคู่ดิฟเฟอเรนเชียลคู่เดียว โดยส่งข้อมูลช่องสัญญาณควบคุมแบบอสมมาตรแบบสองทิศทางสตรีมอนุกรมเดี่ยวนี้ช่วยลดความยุ่งยากในการถ่ายโอนบัสข้อมูลขนาดกว้างบนเส้นทาง PCB และสายเคเบิล โดยการขจัดปัญหาการเอียงระหว่างข้อมูลแบบขนานและเส้นทางนาฬิกาซึ่งช่วยประหยัดต้นทุนของระบบได้อย่างมากด้วยการลดเส้นทางข้อมูล ซึ่งจะช่วยลดชั้น PCB ความกว้างของสายเคเบิล รวมถึงขนาดและพินของตัวเชื่อมต่อนอกจากนี้ อินพุตดีซีเรียลไลเซอร์ยังให้การปรับสมดุลที่ปรับเปลี่ยนได้เพื่อชดเชยการสูญเสียจากสื่อในระยะทางที่ไกลกว่าการเข้ารหัส/ถอดรหัส DC-balanced ภายในใช้เพื่อรองรับการเชื่อมต่อระหว่างกันแบบ AC-ควบคู่
