XC2C256-7TQG144C QFP144 xilinx ชิป 1.8V ปริมาณอินพุต-เอาต์พุต 118 แฟลช PLD IC อิเล็กทรอนิกส์

คุณสมบัติของผลิตภัณฑ์

รายงานข้อผิดพลาดข้อมูลผลิตภัณฑ์

ดูคล้ายกัน

เอกสารและสื่อ

การจำแนกประเภทสิ่งแวดล้อมและการส่งออก

 อุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ที่ซับซ้อน (CPLD) เป็นอุปกรณ์ลอจิกที่มีอาร์เรย์และแมโครเซลล์ AND/OR ที่ตั้งโปรแกรมได้อย่างสมบูรณ์Macrocells เป็นหน่วยการสร้างหลักของ CPLD ซึ่งมีการดำเนินการทางตรรกะที่ซับซ้อนและตรรกะสำหรับการนำนิพจน์แบบฟอร์มปกติที่แยกออกมาไปใช้อาร์เรย์ AND/OR สามารถตั้งโปรแกรมใหม่ได้อย่างสมบูรณ์และมีหน้าที่รับผิดชอบในการใช้งานฟังก์ชันลอจิกต่างๆMacrocells ยังสามารถกำหนดเป็นบล็อกการทำงานที่รับผิดชอบในการดำเนินการตามลำดับหรือตรรกะเชิงรวมกัน

 อุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ที่ซับซ้อนเป็นผลิตภัณฑ์ที่เป็นนวัตกรรมใหม่เมื่อเปรียบเทียบกับอุปกรณ์ลอจิกรุ่นก่อนๆ เช่น Programmable Logic Array (PLA) และ Programmable Array Logic (PAL)อุปกรณ์ลอจิกรุ่นก่อนไม่สามารถตั้งโปรแกรมได้ ดังนั้นลอจิกจึงถูกสร้างขึ้นโดยการรวมชิปลอจิกหลายตัวเข้าด้วยกันCPLD มีความซับซ้อนระหว่าง PAL และ field-programmable gate arrays (FPGA)นอกจากนี้ยังมีคุณสมบัติทางสถาปัตยกรรมของทั้ง PAL และ FPGAความแตกต่างทางสถาปัตยกรรมหลักระหว่าง CPLD และ FPGA ก็คือ FPGA จะขึ้นอยู่กับตารางการค้นหา ในขณะที่ CPLD จะขึ้นอยู่กับ Sea-of-Gate

คุณสมบัติทั่วไปของ CPLD และ FPGA คือ ทั้งคู่มีเกตจำนวนมากและข้อกำหนดที่ยืดหยุ่นสำหรับตรรกะในขณะที่คุณสมบัติทั่วไประหว่าง CPLD และ PAL รวมถึงหน่วยความจำการกำหนดค่าแบบไม่ลบเลือนCPLD เป็นผู้นำในตลาดอุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ ซึ่งมีประโยชน์หลายประการ เช่น การเขียนโปรแกรมขั้นสูง ต้นทุนต่ำ ไม่ลบเลือน และใช้งานง่าย

 กอุปกรณ์ตรรกะโปรแกรมที่ซับซ้อน(ซีพีแอลดี) คืออุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ที่มีความซับซ้อนระหว่างนั้นPALและFPGAและลักษณะทางสถาปัตยกรรมของทั้งสองโครงสร้างหลักของ CPLD คือ กมาโครเซลล์ซึ่งมีการนำตรรกะไปใช้รูปแบบปกติที่ไม่ต่อเนื่องกันนิพจน์และการดำเนินการลอจิกเฉพาะทางเพิ่มเติม

คุณสมบัติ[แก้ไข]

คุณสมบัติ CPLD บางอย่างเหมือนกันPAL:

• หน่วยความจำการกำหนดค่าแบบไม่ลบเลือนแตกต่างจาก FPGA อื่นๆ ตรงที่มีการกำหนดค่าภายนอกรอมไม่จำเป็น และ CPLD สามารถทำงานได้ทันทีเมื่อเริ่มต้นระบบ
• สำหรับอุปกรณ์ CPLD รุ่นเก่าจำนวนมาก การกำหนดเส้นทางจะจำกัดลอจิกบล็อกส่วนใหญ่ให้มีสัญญาณอินพุตและเอาต์พุตเชื่อมต่อกับพินภายนอก ช่วยลดโอกาสในการจัดเก็บข้อมูลสถานะภายในและลอจิกแบบชั้นลึกโดยปกติจะไม่ใช่ปัจจัยสำหรับ CPLD ที่ใหญ่กว่าและตระกูลผลิตภัณฑ์ CPLD ที่ใหม่กว่า

คุณสมบัติอื่นๆ มีเหมือนกันคือFPGA:

• มีประตูจำนวนมากโดยทั่วไป CPLD จะมีค่าเท่ากับหลักพันถึงหลักหมื่นประตูลอจิกช่วยให้สามารถใช้งานอุปกรณ์ประมวลผลข้อมูลที่ซับซ้อนปานกลางได้โดยทั่วไป PAL จะมีเกตที่เทียบเท่ากันมากที่สุดเพียงไม่กี่ร้อยเกท ในขณะที่ FPGA มักจะมีตั้งแต่หลายหมื่นไปจนถึงหลายล้าน
• บทบัญญัติบางประการสำหรับตรรกะมีความยืดหยุ่นมากกว่าผลรวมของผลิตภัณฑ์นิพจน์ รวมถึงเส้นทางป้อนกลับที่ซับซ้อนระหว่างเซลล์มาโคร และตรรกะเฉพาะสำหรับการนำฟังก์ชันต่างๆ ที่ใช้กันทั่วไปไปใช้ เช่นจำนวนเต็ม เลขคณิต.

ความแตกต่างที่เห็นได้ชัดเจนที่สุดระหว่าง CPLD ขนาดใหญ่และ FPGA ขนาดเล็กคือการมีหน่วยความจำแบบไม่ลบเลือนบนชิปใน CPLD ซึ่งช่วยให้สามารถใช้ CPLD สำหรับ “บูตโหลดเดอร์” ก่อนที่จะส่งมอบการควบคุมให้กับอุปกรณ์อื่นที่ไม่มีพื้นที่จัดเก็บโปรแกรมถาวรของตัวเองตัวอย่างที่ดีคือในกรณีที่ใช้ CPLD เพื่อโหลดข้อมูลการกำหนดค่าสำหรับ FPGA จากหน่วยความจำแบบไม่ลบเลือน^[1]

ความแตกต่าง[แก้ไข]

CPLD เป็นก้าววิวัฒนาการจากอุปกรณ์ขนาดเล็กกว่าที่อยู่ก่อนหน้าพวกเขาปลา(จัดส่งครั้งแรกโดยซิกเนติกส์), และPAL.สิ่งเหล่านี้ก็นำหน้าด้วยตรรกะมาตรฐานผลิตภัณฑ์ที่ไม่มีความสามารถในการตั้งโปรแกรมและใช้ในการสร้างฟังก์ชันลอจิกโดยการเดินสายชิปลอจิกมาตรฐานหลายตัว (หรือหลายร้อยตัว) เข้าด้วยกัน (โดยปกติจะเป็นการเดินสายบนแผงวงจรพิมพ์หรือบอร์ด แต่บางครั้ง โดยเฉพาะอย่างยิ่งสำหรับการสร้างต้นแบบ โดยใช้ห่อลวดสายไฟ)

ความแตกต่างหลักระหว่างสถาปัตยกรรมอุปกรณ์ FPGA และ CPLD คือ CPLD เป็นแบบภายในตารางการค้นหา(LUT) ขณะที่ FPGA ใช้บล็อกลอจิก.