ใหม่ Original XQR17V16CC44V จุดสต็อก FPGA Field Programmable Gate Array Logic Ic ชิปวงจรรวม
ข้อมูลจำเพาะ | |
หมวดหมู่หน่วยความจำ | งานพรอม |
ความหนาแน่น | 16777 กิโลบิต |
จำนวนคำ | 2000 ก |
บิตต่อคำ | 8 บิต |
ประเภทแพ็คเกจ | เซรามิค,LCC-44 |
หมุด | 44 |
ครอบครัวลอจิก | ซีมอส |
แรงดันไฟฟ้า | 3.3V |
อุณหภูมิในการทำงาน | -55 ถึง 125 องศาเซลเซียส (-67 ถึง 257 องศาฟาเรนไฮต์) |
Xilinx ขอแนะนำ PROM การกำหนดค่า QPro™ XQR17V16 ซีรีส์ Radiation Hardened QML ความหนาแน่นสูง ซึ่งมอบวิธีที่ใช้งานง่ายและคุ้มค่าสำหรับการจัดเก็บบิตสตรีมการกำหนดค่า Xilinx FPGA ขนาดใหญ่XQR17V16CC44V เป็นอุปกรณ์ 3.3V ที่มีความจุ 16 Mb และสามารถทำงานได้ทั้งในโหมดอนุกรมหรือโหมดไบต์กว้างสำหรับบล็อกไดอะแกรมแบบง่ายของสถาปัตยกรรมอุปกรณ์ XQR17V16
เมื่อ FPGA อยู่ในโหมด Master Serial จะสร้างนาฬิกาการกำหนดค่าที่ขับเคลื่อน PROMเวลาในการเข้าถึงสั้นหลังจากขอบนาฬิกาเพิ่มขึ้น ข้อมูลจะปรากฏบนพินเอาท์พุต PROM DATA ที่เชื่อมต่อกับพิน FPGA DINFPGA จะสร้างพัลส์นาฬิกาตามจำนวนที่เหมาะสมเพื่อให้การกำหนดค่าเสร็จสมบูรณ์เมื่อกำหนดค่าแล้ว จะปิดใช้งาน PROMเมื่อ FPGA อยู่ในโหมด Slave Serial ทั้ง PROM และ FPGA จะต้องถูกโอเวอร์คล็อกด้วยสัญญาณขาเข้า
เมื่อ FPGA อยู่ในโหมด Master SelectMAP จะสร้างนาฬิกาการกำหนดค่าที่ขับเคลื่อน PROM และ FPGAหลังจากขอบ CCLK เพิ่มขึ้น ข้อมูลจะพร้อมใช้งานบนพิน PROMs DATA (D0-D7)ข้อมูลจะถูกโอเวอร์คล็อกลงใน FPGA บนขอบที่เพิ่มขึ้นถัดไปของ CCLKเมื่อ FPGA อยู่ในโหมด Slave SelectMAP ทั้ง PROM และ FPGA จะต้องถูกโอเวอร์คล็อกด้วยสัญญาณขาเข้าสามารถใช้ออสซิลเลเตอร์แบบอิสระเพื่อขับเคลื่อน CCLK ได้สามารถต่ออุปกรณ์หลายเครื่องเข้าด้วยกันได้โดยใช้เอาต์พุต CEO เพื่อขับเคลื่อนอินพุต CE ของอุปกรณ์ต่อไปนี้อินพุตนาฬิกาและเอาต์พุต DATA ของ PROM ทั้งหมดในสายโซ่นี้เชื่อมต่อถึงกันอุปกรณ์ทั้งหมดใช้งานร่วมกันได้และสามารถต่อพ่วงกับสมาชิกคนอื่นๆ ในครอบครัวได้สำหรับการเขียนโปรแกรมอุปกรณ์ ซอฟต์แวร์ Xilinx ISE Foundation หรือ ISE WebPACK จะคอมไพล์ไฟล์การออกแบบ FPGA เป็นรูปแบบ Hex มาตรฐาน ซึ่งจากนั้นจะถ่ายโอนไปยังโปรแกรมเมอร์ PROM เชิงพาณิชย์ส่วนใหญ่
คุณสมบัติ
• ภูมิคุ้มกันแบบ Latch-Up ถึง LET >120 MeV/cm2/mg
• รับประกัน TID 50 kRad(Si) ต่อข้อมูลจำเพาะ 1,019.5
• ประดิษฐ์ขึ้นบนพื้นผิวอีปิแอกเชียล
• ความจุ 16Mbit
• รับประกันการทำงานในช่วงอุณหภูมิทางการทหารเต็มรูปแบบ: –55°C ถึง +125°C
• หน่วยความจำแบบอ่านอย่างเดียวที่ตั้งโปรแกรมได้ครั้งเดียว (OTP) ออกแบบมาเพื่อจัดเก็บบิตสตรีมการกำหนดค่าของอุปกรณ์ Xilinx FPGA
• โหมดการกำหนดค่าแบบคู่
♦ การกำหนดค่าแบบอนุกรม (สูงสุด 33 Mb/s)
♦ ขนาน (สูงสุด 264 Mb/s ที่ 33 MHz)
• อินเทอร์เฟซที่เรียบง่ายกับ Xilinx QPro FPGA
• Cascadable สำหรับการจัดเก็บบิตสตรีมที่ยาวขึ้นหรือหลายรายการ
• ขั้วรีเซ็ตที่ตั้งโปรแกรมได้ (แอคทีฟสูงหรือแอคทีฟต่ำ) เพื่อความเข้ากันได้กับโซลูชั่น FPGA ที่แตกต่างกัน
• กระบวนการประตูลอย CMOS พลังงานต่ำ
• แรงดันไฟฟ้า 3.3V
• มีจำหน่ายในแพ็คเกจเซรามิก CK44(1)
• การสนับสนุนการเขียนโปรแกรมโดยผู้ผลิตโปรแกรมเมอร์ชั้นนำ
• การสนับสนุนการออกแบบโดยใช้แพ็คเกจซอฟต์แวร์ ISE Foundation หรือ ISE WebPACK
• รับประกันการเก็บรักษาข้อมูลตลอดอายุการใช้งาน 20 ปี
การเขียนโปรแกรม
อุปกรณ์สามารถตั้งโปรแกรมบนโปรแกรมเมอร์ที่จัดทำโดย Xilinx หรือผู้จำหน่ายบุคคลที่สามที่ผ่านการรับรองผู้ใช้จะต้องตรวจสอบให้แน่ใจว่ามีการใช้อัลกอริธึมการเขียนโปรแกรมที่เหมาะสมและซอฟต์แวร์โปรแกรมเมอร์เวอร์ชันล่าสุดการเลือกที่ไม่ถูกต้องอาจทำให้อุปกรณ์เสียหายอย่างถาวร
คำอธิบาย
• ภูมิคุ้มกันแบบ Latch-Up ถึง LET >120 MeV/cm2/mg
• รับประกัน TID 50 kRad(Si) ต่อข้อมูลจำเพาะ 1,019.5
• ประดิษฐ์ขึ้นบนพื้นผิวอีปิแอกเชียล
• ความจุ 16Mbit
• รับประกันการทำงานในช่วงอุณหภูมิทางการทหารเต็มรูปแบบ: –55°C ถึง +125°C
• หน่วยความจำแบบอ่านอย่างเดียวที่ตั้งโปรแกรมได้ครั้งเดียว (OTP) ออกแบบมาเพื่อจัดเก็บบิตสตรีมการกำหนดค่าของอุปกรณ์ Xilinx FPGA
• โหมดการกำหนดค่าแบบคู่
♦ การกำหนดค่าแบบอนุกรม (สูงสุด 33 Mb/s)
♦ ขนาน (สูงสุด 264 Mb/s ที่ 33 MHz)
• อินเทอร์เฟซที่เรียบง่ายกับ Xilinx QPro FPGA
• Cascadable สำหรับการจัดเก็บบิตสตรีมที่ยาวขึ้นหรือหลายรายการ
• ขั้วรีเซ็ตที่ตั้งโปรแกรมได้ (แอคทีฟสูงหรือแอคทีฟ
ต่ำ) เพื่อความเข้ากันได้กับโซลูชัน FPGA ต่างๆ
• กระบวนการประตูลอย CMOS พลังงานต่ำ
• แรงดันไฟฟ้า 3.3V
• มีจำหน่ายในแพ็คเกจเซรามิก CK44(1)
• รองรับการเขียนโปรแกรมโดยโปรแกรมเมอร์ชั้นนำ
ผู้ผลิต
• การสนับสนุนการออกแบบโดยใช้มูลนิธิ ISE หรือ ISE
แพ็คเกจซอฟต์แวร์ WebPACK
• รับประกันการเก็บรักษาข้อมูลตลอดอายุการใช้งาน 20 ปี