Merrillchip ใหม่และต้นฉบับสต็อกส่วนประกอบอิเล็กทรอนิกส์วงจรรวม IC DS90UB928QSQX/NOPB
คุณสมบัติของผลิตภัณฑ์
| พิมพ์ | คำอธิบาย |
| หมวดหมู่ | วงจรรวม (IC) |
| นาย | เท็กซัส อินสทรูเมนท์ส |
| ชุด | ยานยนต์ AEC-Q100 |
| บรรจุุภัณฑ์ | เทปและรีล (TR) เทปตัด (CT) ดิจิ-รีล® |
| SPQ | 250 ทีแอนด์อาร์ |
| สถานะสินค้า | คล่องแคล่ว |
| การทำงาน | ดีซีเรียลไลเซอร์ |
| อัตราข้อมูล | 2.975Gbps |
| ประเภทอินพุต | FPD-ลิงก์ III, LVDS |
| ประเภทเอาต์พุต | แอลวีดีเอส |
| จำนวนอินพุต | 1 |
| จำนวนเอาท์พุต | 13 |
| แรงดันไฟฟ้า - อุปทาน | 3V ~ 3.6V |
| อุณหภูมิในการทำงาน | -40°C ~ 105°C (TA) |
| ประเภทการติดตั้ง | ติดพื้นผิว |
| แพ็คเกจ/กล่อง | 48-WFQFN แผ่นรองแบบสัมผัส |
| แพคเกจอุปกรณ์ของซัพพลายเออร์ | 48-WQFN (7x7) |
| หมายเลขผลิตภัณฑ์ฐาน | DS90UB928 |
1.
FPDLINK เป็นบัสส่งสัญญาณดิฟเฟอเรนเชียลความเร็วสูงที่ออกแบบโดย TI ซึ่งส่วนใหญ่ใช้เพื่อส่งข้อมูลภาพ เช่น ข้อมูลกล้องและจอแสดงผลมาตรฐานนี้มีการพัฒนาอย่างต่อเนื่อง ตั้งแต่คู่สายดั้งเดิมที่ส่งภาพ 720P@60fps ไปจนถึงความสามารถปัจจุบันในการส่ง 1080P@60fps โดยชิปรุ่นต่อมาที่รองรับความละเอียดของภาพที่สูงขึ้นไปอีกระยะการส่งข้อมูลยังยาวมากถึงประมาณ 20 ม. ทำให้เหมาะสำหรับการใช้งานในยานยนต์
FPDLINK มีช่องสัญญาณไปข้างหน้าความเร็วสูงสำหรับการส่งข้อมูลภาพความเร็วสูงและข้อมูลควบคุมส่วนเล็กๆนอกจากนี้ยังมีช่องสัญญาณถอยหลังความเร็วต่ำสำหรับการส่งข้อมูลการควบคุมถอยหลังอีกด้วยการสื่อสารไปข้างหน้าและข้างหลังจะสร้างช่องทางควบคุมแบบสองทิศทาง ซึ่งนำไปสู่การออกแบบ I2C ที่ชาญฉลาดใน FPDLINK ที่จะกล่าวถึงในบทความนี้
FPDLINK ใช้กับซีเรียลไลเซอร์และดีซีเรียลไลเซอร์ที่จับคู่เข้าด้วยกัน CPU สามารถเชื่อมต่อกับซีเรียลไลเซอร์หรือดีซีเรียลไลเซอร์ได้ ขึ้นอยู่กับแอปพลิเคชันตัวอย่างเช่น ในแอปพลิเคชันกล้อง เซ็นเซอร์กล้องจะเชื่อมต่อกับซีเรียลไลเซอร์และส่งข้อมูลไปยังดีซีเรียลไลเซอร์ ในขณะที่ CPU รับข้อมูลที่ส่งจากดีซีเรียลไลเซอร์ในแอปพลิเคชันการแสดงผล CPU จะส่งข้อมูลไปยังซีเรียลไลเซอร์ และดีซีเรียลไลเซอร์จะรับข้อมูลจากซีเรียลไลเซอร์และส่งไปยังหน้าจอ LCD เพื่อแสดง
2.
จากนั้น i2c ของ CPU จะสามารถเชื่อมต่อกับซีเรียลไลเซอร์หรือ i2c ของดีซีเรียลไลเซอร์ได้ชิป FPDLINK รับข้อมูล I2C ที่ส่งโดย CPU และส่งข้อมูล I2C ไปยังปลายอีกด้านผ่าน FPDLINKดังที่เราทราบ ในโปรโตคอล i2c SDA จะถูกซิงโครไนซ์ผ่าน SCLในแอปพลิเคชันทั่วไป ข้อมูลจะถูกล็อคไว้ที่ขอบขาขึ้นของ SCL ซึ่งกำหนดให้อุปกรณ์หลักหรืออุปกรณ์รองต้องพร้อมสำหรับข้อมูลบนขอบขาขึ้นของ SCLอย่างไรก็ตาม ใน FPDLINK เนื่องจากการส่ง FPDLINK เป็นไปตามกำหนดเวลา จึงไม่มีปัญหาเมื่อต้นแบบส่งข้อมูล ทาสส่วนใหญ่จะได้รับข้อมูลช้ากว่าที่ต้นแบบส่งข้อมูลสองสามนาฬิกา แต่มีปัญหาเมื่อทาสตอบกลับไปยังต้นแบบ ตัวอย่างเช่น เมื่อทาสตอบสนองต่อต้นแบบด้วย ACK เมื่อ ACK ถูกส่งไปยังต้นแบบ มันจะช้ากว่าเวลาที่ทาสส่งไปแล้ว กล่าวคือ ได้ผ่านการหน่วงเวลา FPDLINK แล้ว และอาจพลาดการเพิ่มขึ้น ขอบของ SCL
โชคดีที่โปรโตคอล i2c คำนึงถึงสถานการณ์นี้ด้วยข้อมูลจำเพาะ i2c ระบุคุณสมบัติที่เรียกว่า i2c Stretch ซึ่งหมายความว่าทาส i2c สามารถดึง SCL ลงก่อนที่จะส่ง ACK หากยังไม่พร้อมเพื่อให้ต้นแบบล้มเหลวเมื่อพยายามดึง SCL ขึ้นเพื่อที่ต้นแบบจะพยายามต่อไป ดึง SCL ขึ้นแล้วรอ ดังนั้นเมื่อวิเคราะห์รูปคลื่น i2c บนฝั่ง FPDLINK Slave เราจะพบว่าทุกครั้งที่ส่งส่วนที่อยู่ทาสจะมีเพียง 8 บิตเท่านั้น และ ACK จะถูกตอบกลับในภายหลัง
ชิป FPDLINK ของ TI ใช้ประโยชน์จากคุณสมบัตินี้อย่างเต็มที่ แทนที่จะส่งต่อรูปคลื่น i2c ที่ได้รับ (เช่น รักษาอัตราการรับส่งข้อมูลเดียวกันกับผู้ส่ง) โดยจะส่งข้อมูลที่ได้รับอีกครั้งที่อัตรารับส่งข้อมูลที่ตั้งไว้บนชิป FPDLINKนี่จึงเป็นสิ่งสำคัญที่ควรทราบเมื่อวิเคราะห์รูปคลื่น i2c บนฝั่ง FPDLINK Slaveอัตรารับส่งข้อมูลของ CPU i2c อาจเป็น 400K แต่อัตรารับส่งข้อมูล i2c บนฝั่งทาส FPDLINK คือ 100K หรือ 1M ขึ้นอยู่กับการตั้งค่า SCL สูงและต่ำในชิป FPDLINK
