10AX115H2F34E2SG FPGA Arria® 10 ตระกูล GX 1150000 เซลล์ เทคโนโลยี 20 นาโนเมตร 0.9V 1152-พิน FC-FBGA
ข้อมูลจำเพาะทางเทคนิคของผลิตภัณฑ์
| สหภาพยุโรป RoHS | เป็นไปตามข้อกำหนด |
| ECCN (สหรัฐอเมริกา) | 3A991 |
| สถานะชิ้นส่วน | คล่องแคล่ว |
| เอชทีเอส | 8542.39.00.01 |
| เอสวีเอชซี | ใช่ |
| SVHC เกินเกณฑ์ | ใช่ |
| ยานยนต์ | No |
| ปปส | No |
| นามสกุล | อาเรีย® 10 GX |
| เทคโนโลยีกระบวนการ | 20 นาโนเมตร |
| I/O ของผู้ใช้ | 504 |
| จำนวนผู้ลงทะเบียน | 1708800 |
| แรงดันไฟฟ้าที่ใช้งาน (V) | 0.9 |
| องค์ประกอบลอจิก | 1150000 |
| จำนวนตัวคูณ | 3036 (18x19) |
| ประเภทหน่วยความจำโปรแกรม | สแรม |
| หน่วยความจำแบบฝัง (Kbit) | 54260 |
| จำนวนบล็อก RAM ทั้งหมด | 2713 |
| EMAC | 3 |
| หน่วยลอจิกของอุปกรณ์ | 1150000 |
| หมายเลขอุปกรณ์ของ DLL/PLL | 32 |
| ช่องสัญญาณตัวรับส่งสัญญาณ | 96 |
| ความเร็วตัวรับส่งสัญญาณ (Gbps) | 17.4 |
| DSP เฉพาะ | 1518 |
| PCIe | 4 |
| ความสามารถในการตั้งโปรแกรม | ใช่ |
| การสนับสนุนความสามารถในการตั้งโปรแกรมซ้ำ | ใช่ |
| การป้องกันการคัดลอก | ใช่ |
| ความสามารถในการโปรแกรมในระบบ | ใช่ |
| เกรดความเร็ว | 2 |
| มาตรฐาน I/O ปลายเดียว | LVTTL|LVCMOS |
| อินเทอร์เฟซหน่วยความจำภายนอก | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
| แรงดันไฟฟ้าขั้นต่ำในการทำงาน (V) | 0.87 |
| แรงดันไฟจ่ายสูงสุดในการทำงาน (V) | 0.93 |
| แรงดันไฟเข้า/ออก (V) | 1.2|1.25|1.35|1.5|1.8|2.5|3 |
| อุณหภูมิในการทำงานขั้นต่ำ (°C) | 0 |
| อุณหภูมิในการทำงานสูงสุด (°C) | 100 |
| ซัพพลายเออร์เกรดอุณหภูมิ | ขยาย |
| ชื่อการค้า | อาเรีย |
| การติดตั้ง | ติดพื้นผิว |
| ความสูงของแพ็คเกจ | 2.95 |
| ความกว้างของบรรจุภัณฑ์ | 35 |
| ความยาวแพ็คเกจ | 35 |
| PCB มีการเปลี่ยนแปลง | 1152 |
| ชื่อแพ็คเกจมาตรฐาน | บีจีเอ |
| แพคเกจซัพพลายเออร์ | เอฟซี-FBGA |
| จำนวนพิน | 1152 |
| รูปร่างตะกั่ว | ลูกบอล |
ความแตกต่างและความสัมพันธ์ระหว่าง FPGA และ CPLD
1. คำจำกัดความและคุณลักษณะของ FPGA
เอฟพีจีเอใช้แนวคิดใหม่ชื่อ Logic Cell Array (LCA) และ Configurable Logic Block (CLB) และ Input Output (IOB) Block และ Interconnectโมดูลลอจิกที่กำหนดค่าได้เป็นหน่วยพื้นฐานในการรับรู้ฟังก์ชันของผู้ใช้ ซึ่งโดยปกติจะจัดเรียงเป็นอาร์เรย์และกระจายชิปทั้งหมดโมดูลอินพุต-เอาต์พุต IOB ทำหน้าที่เชื่อมต่อระหว่างลอจิกบนชิปและพินแพ็คเกจภายนอกให้เสร็จสมบูรณ์ และโดยปกติจะจัดเรียงไว้รอบๆ อาร์เรย์ชิปการเดินสายภายในประกอบด้วยส่วนสายไฟที่มีความยาวต่างๆ และสวิตช์เชื่อมต่อที่ตั้งโปรแกรมได้บางตัว ซึ่งเชื่อมต่อบล็อกลอจิกที่ตั้งโปรแกรมได้หรือบล็อก I/O ต่างๆ เพื่อสร้างวงจรที่มีฟังก์ชันเฉพาะ
คุณสมบัติพื้นฐานของ FPGA คือ:
- การใช้ FPGA เพื่อออกแบบวงจร ASIC ผู้ใช้ไม่จำเป็นต้องวางแผนการผลิต สามารถรับชิปที่เหมาะสมได้
- FPGA สามารถใช้เป็นตัวอย่างนำร่องของตัวอย่างแบบปรับแต่งเองทั้งหมดหรือแบบกึ่งกำหนดเองอื่นๆ ได้วงจร ASIC;
- มีทริกเกอร์และพิน I/O มากมายใน FPGA;
- FPGA เป็นหนึ่งในอุปกรณ์ที่มีวงจรการออกแบบสั้นที่สุด ต้นทุนการพัฒนาต่ำที่สุด และมีความเสี่ยงต่ำที่สุดในวงจร ASIC
- FPGA ใช้กระบวนการ CHMOS ความเร็วสูง ใช้พลังงานต่ำ และสามารถเข้ากันได้กับระดับ CMOS และ TTL
2 คำจำกัดความและคุณลักษณะของ CPLD
ซีพีแอลดีส่วนใหญ่ประกอบด้วย Logic Macro Cell ที่ตั้งโปรแกรมได้ (LMC) รอบๆ ศูนย์กลางของหน่วยเมทริกซ์การเชื่อมต่อโครงข่ายที่ตั้งโปรแกรมได้ ซึ่งโครงสร้างลอจิก LMC มีความซับซ้อนมากกว่า และมีโครงสร้างการเชื่อมต่อระหว่างหน่วย I/O ที่ซับซ้อน ผู้ใช้สามารถสร้างได้ตาม ความต้องการของโครงสร้างวงจรเฉพาะเพื่อให้ฟังก์ชันบางอย่างสมบูรณ์เนื่องจากบล็อกลอจิกเชื่อมต่อกันด้วยสายโลหะที่มีความยาวคงที่ใน CPLD วงจรลอจิกที่ออกแบบจึงมีความสามารถในการคาดเดาเวลาได้ และหลีกเลี่ยงข้อเสียของการทำนายจังหวะเวลาของโครงสร้างการเชื่อมต่อระหว่างกันแบบเซ็กเมนต์ที่ไม่สมบูรณ์ในช่วงทศวรรษ 1990 CPLD พัฒนาขึ้นอย่างรวดเร็ว ไม่เพียงแต่คุณลักษณะการลบข้อมูลด้วยไฟฟ้าเท่านั้น แต่ยังรวมถึงคุณลักษณะขั้นสูง เช่น การสแกนขอบและการตั้งโปรแกรมออนไลน์อีกด้วย
ลักษณะของการเขียนโปรแกรม CPLD มีดังนี้:
- ทรัพยากรลอจิคัลและหน่วยความจำมีมากมาย (Cypress De1ta 39K200 มี RAM มากกว่า 480 Kb)
- รูปแบบการกำหนดเวลาที่ยืดหยุ่นพร้อมทรัพยากรการกำหนดเส้นทางที่ซ้ำซ้อน
- มีความยืดหยุ่นในการเปลี่ยนเอาต์พุตพิน
- สามารถติดตั้งบนระบบและตั้งโปรแกรมใหม่ได้
- ยูนิต I/O จำนวนมาก
3. ความแตกต่างและการเชื่อมต่อระหว่าง FPGA และ CPLD
CPLD เป็นตัวย่อของอุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ที่ซับซ้อน FPGA เป็นตัวย่อของอาเรย์เกทที่ตั้งโปรแกรมได้ฟิลด์ ฟังก์ชันของทั้งสองโดยพื้นฐานแล้วจะเหมือนกัน แต่หลักการใช้งานแตกต่างกันเล็กน้อย ดังนั้นบางครั้งเราจึงสามารถมองข้ามความแตกต่างระหว่างทั้งสองรวมกันได้ เรียกว่าอุปกรณ์ลอจิกที่ตั้งโปรแกรมได้หรือ CPLD/FPGAมีหลายบริษัทที่ผลิต CPLD/ FPGas โดยสามบริษัทที่ใหญ่ที่สุดคือ ALTERA, XILINX และ LAT-TICEฟังก์ชันลอจิกเชิงผสมการสลายตัวของ CPLD มีความแข็งแรงมาก หน่วยแมโครสามารถสลายอินพุตลอจิกเชิงรวมแบบโหลหรือมากกว่า 20-30 ได้อย่างไรก็ตาม LUT ของ FPGA สามารถจัดการตรรกะเชิงผสมของ 4 อินพุตเท่านั้น ดังนั้น CPLD จึงเหมาะสำหรับการออกแบบตรรกะเชิงผสมที่ซับซ้อน เช่น การถอดรหัสอย่างไรก็ตาม กระบวนการผลิตของ FPGA กำหนดว่าจำนวน LUT และทริกเกอร์ที่มีอยู่ในชิป FPGA มีขนาดใหญ่มาก ซึ่งมักจะมีจำนวนหลายพัน โดยทั่วไป CPLD จะสามารถบรรลุได้เพียง 512 หน่วยทางลอจิคัลเท่านั้น และหากราคาชิปหารด้วยจำนวนลอจิคัล หน่วย ต้นทุนหน่วยลอจิคัลโดยเฉลี่ยของ FPGA จะต่ำกว่า CPLD มากดังนั้นหากใช้ทริกเกอร์จำนวนมากในการออกแบบ เช่น การออกแบบตรรกะกำหนดเวลาที่ซับซ้อน การใช้ FPGA ก็เป็นทางเลือกที่ดี
แม้ว่าทั้ง FPGA และ CPLD จะเป็นอุปกรณ์ ASIC ที่ตั้งโปรแกรมได้และมีลักษณะทั่วไปหลายประการ เนื่องจากความแตกต่างในโครงสร้างของ CPLD และ FPGA จึงมีลักษณะเฉพาะของตัวเอง:
- CPLD เหมาะสมกว่าสำหรับการทำอัลกอริธึมและลอจิกเชิงผสมให้สมบูรณ์มากกว่า และ FPGA เหมาะสำหรับการเติมลอจิกตามลำดับให้สมบูรณ์มากกว่ากล่าวอีกนัยหนึ่ง FPGA เหมาะสำหรับโครงสร้างฟลิปฟล็อปที่หลากหลายมากกว่า ในขณะที่ CPLD เหมาะสำหรับฟลิปฟล็อปที่มีจำกัดและโครงสร้างที่มีเงื่อนไขมากมายของผลิตภัณฑ์
- โครงสร้างการกำหนดเส้นทางแบบต่อเนื่องของ CPLD กำหนดว่าการหน่วงเวลามีความสม่ำเสมอและคาดเดาได้ ในขณะที่โครงสร้างการกำหนดเส้นทางแบบแบ่งส่วนของ FPGA กำหนดว่าการหน่วงเวลานั้นไม่สามารถคาดเดาได้
- FPGA มีความยืดหยุ่นมากกว่า CPLD ในการเขียนโปรแกรม
- CPLD ถูกตั้งโปรแกรมโดยการแก้ไขฟังก์ชันลอจิกของวงจรภายในคงที่ ในขณะที่ FPGA ถูกตั้งโปรแกรมโดยการเปลี่ยนการเดินสายของการเชื่อมต่อภายใน
- Fpgas สามารถตั้งโปรแกรมไว้ใต้ลอจิกเกตได้ ในขณะที่ CPLDS ถูกตั้งโปรแกรมไว้ใต้บล็อกลอจิก
- FPGA มีการบูรณาการมากกว่า CPLD และมีโครงสร้างการเดินสายและการใช้ตรรกะที่ซับซ้อนมากขึ้น
โดยทั่วไป การใช้พลังงานของ CPLD จะมีขนาดใหญ่กว่า FPGA และยิ่งระดับการรวมสูงเท่าไรก็ยิ่งชัดเจนมากขึ้นเท่านั้น
